自动售货机系统设计 verilog课程设计.doc-资料库

qian891027-4680004-4744302543330723373.doc.pdf-第1页.png

第1页 / 共18页

qian891027-4680004-4744302543330723373.doc.pdf-第2页.png

第2页 / 共18页

qian891027-4680004-4744302543330723373.doc.pdf-第3页.png

第3页 / 共18页

qian891027-4680004-4744302543330723373.doc.pdf-第4页.png

第4页 / 共18页

qian891027-4680004-4744302543330723373.doc.pdf-第5页.png

第5页 / 共18页

qian891027-4680004-4744302543330723373.doc.pdf-第6页.png

第6页 / 共18页

qian891027-4680004-4744302543330723373.doc.pdf-第7页.png

第7页 / 共18页

qian891027-4680004-4744302543330723373.doc.pdf-第8页.png

第8页 / 共18页

存档资料成绩：华东交通大学理工学院课程设计报告书所属课程《电子系统设计》题分目院专业班级学号学生姓名指导教师自动售货机系统设计电信分院赵巍 2011 年 12 月 31 日

华东交通大学理工学院课程设计任务书专业班级姓名一、课程设计题目自动售货机系统设计二、课程设计工作：自 2011 年 12 月 24 日起至 2012 年 1 月 2 日止。三、课程设计的内容要求：设计一个自动售货机，此机能出售 1 元、2 元、5 元、10 元的四种商品。出售哪种商品可由顾客按动相应的一个按键即可，并同时用数码管显示出此商品的价格。顾客投币后，按一次确认键，如果投币额不足时则报警，报警时间 3 秒（可用点阵模拟报警）。如果投币额足够时自动送出货物（送出的货物用相应不同的指示灯显示来模拟），同时多余的钱应找回，找回的钱数用数码管显示出来。学生签名： 2011 年 12 月 24 日

华东交通大学理工学院课程设计报告课程设计评阅意见序号项目等级优秀良好中等及格不及格 1 2 3 4 5 6 7 课程设计态度评价出勤情况评价任务难度评价工作量饱满评价设计中创新性评价论文书写规范化评价综合应用能力评价综合评定等级评阅人赵巍职称讲师 2012 年 1 月 2 日第 3 页共 18 页

华东交通大学理工学院课程设计报告目录第 1 章课程设计任务书.....................................2 第 2 章课程设计目的.......................................5 第 3 章分析与设计.........................................6 3.1 VHDL 简介............................................6 3.2 工作原理..............................................7 第 4 章系统实施...........................................8 4.1 自动售货机 VHDL 程序..................................8 4.2 各功能部件系统仿真图..................................12 第 5 章课程设计心得.......................................17 第 6 章参考文献...........................................18 第 4 页共 18 页

华东交通大学理工学院课程设计报告第 2 章课程设计目的人类社会已进入到高度发达的信息化社会，信息社会的发展离不开电子产品的进步。现代电子产品在性能提高、复杂度增大的同时，价格却一直呈下降趋势，而且产品更新换代的步伐也越来越快，实现这种进步的主要原因就是生产制造技术和电子设计技术的发展。自动售货是 20 世纪 70 年代在日本、欧美发展起来的一种全新的消费方式，自动售货机又被称为 24 小时营业的微型自助超市，它的售货领域非常广泛，是发达国家商品零售的一种主要方式。自动售货机能够根据投入钱币自动收货的机器，是商业自动化的常用设备。不受时间、地点的限制，能节省人力物力。现代售货机的功能、结构根据商品的种类而异。货币装置是售货机的核心，其主要功能是确认投入币数及面值，计算余额，找兑余额。因此，自动售货机在商业，食品业越来越普及，更方便消费者购买自己所需的商品。使用方便、可靠、节省人力的自动售货机将在社会生活中成为一种趋势。采用 VHDL 硬件描述语言编程的设计方法设计系统核心电路的硬件程序，与一般的软件开发不同，VHDL 编程更需要熟悉一些底层的硬件知识，特别是数字逻辑电路的设计，因此 VHDL 编程的方法、思路都要更多的与硬件电路联系起来。完成系统各个功能模块的硬件程序设计后，在软件平台上进行编译和电路仿真，最后生成的目标文件下载到实验台内的 FPGA 芯片以实现该系统，并在实验台上对设计进行验证。本设计主要实现的功能如下： 1）设计一个自动售货机，此机能出售 1 元、2 元、5 元、10 元的四种商品。出售哪种商品可有顾客按动相应的一个按键即可，并同时用数码管显示出此商品的价格。 2）顾客投入硬币的钱数也是有 1 元、2 元、5 元、10 元四种，但每次只能投入其中的一种硬币，此操作通过按动相应的一个按键来模拟，并同时用数码管将投币额显示出来。 3）顾客投币后，按一次确认键，如果投币额不足时则报警，报警时间 3 秒。如果投币额足够时自动送出货物，同时多余的钱应找回，找回的钱数用数码管显示出来。 4）顾客一旦按动确认键 3 秒后，自动售货机即可自动恢复到初始状态，此时才允许顾客进行下一次购货操作。通过这次设计，可以更好的运用所学的知识，加深对数字电子系统这门课的掌握，达到理论与实践想结合，实现创新的目的。同时了解自动售货机的原理，培养学生严肃认真的工作作风和严谨踏实的科学态度，以及独立分析和动手解决实际问题的能力。第 5 页共 18 页

华东交通大学理工学院课程设计报告第 3 章分析与设计 3.1 VHDL 简介 VHDL 的英文全名是 Very-High-Speed Integrated Circuit Hardware Description Language，诞生于 1982 年。1987 年底，VHDL 被 IEEE 和美国国防部确认为标准硬件描述语言。 VHDL 主要用于描述数字系统的结构，行为，功能和接口。除了含有许多具有硬件特征的语句外，VHDL 的语言形式和描述风格与句法是十分类似于一般的计算机高级语言。 VHDL 的程序结构特点是将一项工程设计，或称设计实体（可以是一个元件，一个电路模块或一个系统）分成外部（或称可视部分,及端口)和内部（或称不可视部分），既涉及实体的内部功能和算法完成部分。在对一个设计实体定义了外部界面后，一旦其内部开发完成后，其他的设计就可以直接调用这个实体。这种将设计实体分成内外部分的概念是 VHDL 系统设计的基本点。 VHDL 语言的特点如下： VHDL 语言能够成为标准化的硬件描述语言并获得广泛应用，它自身必然具有很多其他硬件描述语言所不具备的优点。归纳起来，VHDL 语言主要具有以下优点： (1)VHDL 语言功能强大，设计方式多样 VHDL 语言具有强大的语言结构，只需采用简单明确的 VHDL 语言程序就可以描述十分复杂的硬件电路。同时，它还具有多层次的电路设计描述功能。此外，VHDL 语言能够同时支持同步电路、异步电路和随机电路的设计实现，这是其他硬件描述语言所不能比拟的。VHDL 语言设计方法灵活多样，既支持自顶向下的设计方式，也支持自底向上的设计方法; 既支持模块化设计方法，也支持层次化设计方法。 (2)VHDL 语言具有强大的硬件描述能力 VHDL 语言具有多层次的电路设计描述功能，既可描述系统级电路，也可以描述门级电路；描述方式既可以采用行为描述、寄存器传输描述或者结构描述，也可以采用三者的混合描述方式。同时，VHDL 语言也支持惯性延迟和传输延迟，这样可以准确地建立硬件电路的模型。VHDL 语言的强大描述能力还体现在它具有丰富的数据类型。VHDL 语言既支持标准定义的数据类型，也支持用户定义的数据类型，这样便会给硬件描述带来较大的自由度。 (3)VHDL 语言具有很强的移植能力第 6 页共 18 页

华东交通大学理工学院课程设计报告 VHDL 语言很强的移植能力主要体现在：对于同一个硬件电路的 VHDL 语言描述，它可以从一个模拟器移植到另一个模拟器上、从一个综合器移植到另一个综合器上或者从一个工作平台移植到另一个工作平台上去执行。 (4)VHDL 语言的设计描述与器件无关采用 VHDL 语言描述硬件电路时，设计人员并不需要首先考虑选择进行设计的器件。这样做的好处是可以使设计人员集中精力进行电路设计的优化，而不需要考虑其他的问题。当硬件电路的设计描述完成以后，VHDL 语言允许采用多种不同的器件结构来实现。 (5)VHDL 语言程序易于共享和复用 VHDL 语言采用基于库(library)的设计方法。在设计过程中，设计人员可以建立各种可再次利用的模块，一个大规模的硬件电路的设计不可能从门级电路开始一步步地进行设计，而是一些模块的累加。这些模块可以预先设计或者使用以前设计中的存档模块，将这些模块存放在库中，就可以在以后的设计中进行复用。由于 VHDL 语言是一种描述、模拟、综合、优化和布线的标准硬件描述语言，因此它可以使设计成果在设计人员之间方便地进行交流和共享，从而减小硬件电路设计的工作量，缩短开发周期。 3.2 工作原理首先由售货员把自动售货机里的每种商品的数量和单价置入到 RAM 里。然后顾客通过按键对所需要购买的商品进行选择，选定以后通过确认键进行购买，同时结束此次交易。按确认键时，如果投的钱数等于或则大于所购买的商品单价，则自动售货机会给出所购买的商品，并找零；如果投的钱数不够，自动售货机会自动报警 3 秒钟，继续等待顾客的下次操作。顾客的下次操作可以继续投币，直到钱数到达所要的商品单价进行购买；也可以直接按取消键退币。系统按功能分为：分频模块；控制模块；译码模块；译码显示模块。如下图所示：第 7 页共 18 页

华东交通大学理工学院课程设计报告第 4 章系统实施 4.1 自动售货机 VHDL 程序 --文件名：AUTO.vhd。 --功能：硬币处理，余额计算，输出商品。 --系统时钟 --设定、买、选择、完成信号 --5 角硬币、1 元硬币 :in std_logic_vector(3 downto 0); --价格、数量数据 --显示、开关信号 --钱数、商品数量显示数据 --1 元硬币、5 角硬币 --说明：显示的钱数 coin 的以 5 角为单位。 library ieee; use ieee.std_logic_arith.all; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity AUTO is port ( clk:in std_logic; set,get,sel,finish: in std_logic; coin0,coin1: in std_logic; price,quantity item0 , act:out std_logic_vector(3 downto 0); y0,y1 :out std_logic_vector(6 downto 0); act10,act5 end AUTO; :out std_logic); architecture behav of AUTO is type signal ram :ram_type; signal item: std_logic_vector(1 downto 0); signal coin: std_logic_vector(3 downto 0); signal pri,qua:std_logic_vector(3 downto 0); signal clk1: std_logic; begin com:process(set,clk1) variable quan:std_logic_vector(3 downto 0); 第 8 页共 18 页 ram_type is array(3 downto 0)of std_logic_vector(7 downto 0); --定义 RAM --商品种类 --币数计数器 --商品单价、数量 --控制系统的时钟信号

资料库

自动售货机系统设计 verilog课程设计.doc

相关推荐

课程资源

热门标签

最新资料