ispEXPERT System.doc-资料库

ispEXPERT System 培训教材上海莱迪思半导体公司市场部一九九九年二月 PAGE 1

第一节 ispEXPERT 简介运用大规模、超大规模可编程逻辑器件与电子设计自动化 (EDA) 技术是现代数字电子技术发展的潮流，将其引入高校教学、科研、研究所、电子产品生产企业势在必行。美国 Lattice 半导体公司推出的 ISP 技术为电子系统设计提供了功能完善的设计手段，特别适合教学、科研和产品开发。 ISP 技术使用户能够在无需从电路板上拆下芯片的情况下，改变芯片的逻辑内容。这种技术能大大缩短电子系统设计周期，简化生产流程，降低生产成本，并可在现场对系统进行逻辑重构和升级。 ISP 技术的发明，使硬件随时能够改变组态，实现了硬件设计软件化，革命性地改变了电子系统设计的传统概念和方法。最近 Lattice 公司又推出了新的名为 ispEXPERT 的数字系统设计软件，它是一套完整的 EDA 软件。设计输入可采用原理图、硬件描述语言、混合输入三种方式。能对所设计的数字电子系统进行功能仿真和时序仿真。ispEXPERT 编译器是此软件的核心，能进行逻辑优化，将逻辑映射到器件中去，自动完成布局与布线并生成编程所需要的熔丝图文件。软件支持所有 Lattice 公司的 ispLSI 器件。软件主要特征： 1 输入方式 * 原理图输入 * ABEL-HDL 输入 * VHDL 输入 * Verilog-HDL 输入 2. 逻辑模拟 * 功能模拟 * 时序模拟 * 静态时序分析 3. 编译器 * 结构综合、映射、自动布局和布线 4. 支持的器件 * 含有宏库，有 500 个宏元件可供调用 * 支持所有 ISP 器件 5. 下载软件 * ISP 菊花链下载软件 PAGE 2

第二节 ISP Expert System 的原理图输入 I. 启动 isp Expert System ( 按 Start=>Programs=>Lattice Semiconductor=>ispEXPERT System 菜单) II. 创建一个新的设计项目 A. B. C. D. 选择菜单 File。选择 New Project...。键入项目名 c:\examples\demo.syn。你可以看到默认的项目名和器件型号: Untitled and ispLSI1032E-125LT100。 III. 项目命名 A. B. 用鼠标双击 Untitled。在 Title 文本框中输入“Demo Project”, 并选 OK。 IV. 选择器件 A. B. C. 双击 ispLSI1032E-125LT100, 你会看到 Choose Device 对话框 ( 如下图所示)。在 Choose Device 窗口中选择 ispLSI1000 项。按动器件目录中的滚动条，直到找到并选中器件 ispLSI 1032E-70LJ84。 PAGE 3

D. 揿 OK 按钮，选择这个器件。 V. 在设计中增加源文件一个设计项目由一个或多个源文件组成。这些源文件可以是原理图文件 (*.sch)、ABEL HDL 文件(*.abl)、 VHDL 设计文件(*.vhd)、Verilog HDL 设计文件(*.v)、测试向量文件 (*.abv) 或者是文字文件 (*.doc, *.wri, *.txt)。在以下操作步骤中，你要在设计项目中添加一张空白的原理图纸。 A. B. C. D. E. 从菜单上选择 Source 项。选择 New... 。在对话框中，选择 Schematic ( 原理图)，并按 OK。选择路径: c:\ examples 并输入文件名 demo.sch。确认后揿 OK。 VI. 原理图输入你现在应该进入原理图编辑器。在下面的步骤中，你将要在原理图中画上几个元件符号，并用引线将它们相互连接起来。 A. 从菜单栏选择 Add , 然后选择 Symbol，你会看到如下图所示的对话框： PAGE 4

B. C. D. E. F. G. H. I. J. K. L. 选择 GATES.LIB 库，然后选择 G_2AND 元件符号。将鼠标移回到原理图纸上，注意此刻 AND 门粘连在你的光标上，并随之移动。单击鼠标左键，将符号放置在合适的位置。再在第一个 AND 门下面放置另外一个 AND 门。将鼠标移回到元件库的对话框，并选择 G_2OR 元件。将 OR 门放置在两个 AND 门的右边。现在选择 Add 菜单中的 Wire 项。单击上面一个 AND 门的输出引脚，并开始画引线。随后每次单击鼠标，便可弯折引线 ( 双击便终止连线)。将引线连到 OR 门的一个输入脚。重复上述步骤，连接下面一个 AND 门。 VII. 添加更多的元件符号和连线 A. B. 采用上述步骤，从 REGS.LIB 库中选一个 g_d 寄存器，并从 IOPADS.LIB 库中选择 G_OUTPUT 符号。将它们互相连接，实现如下的原理图： VIII. 完成你的设计在这一节，通过为连线命名和标注 I/O Markers 来完成原理图。 PAGE 5

当要为连线加信号名称时，你可以使用 Synario 的特点，同时完成两件事 ----- 同时添加连线和连线的信号名称。这是一个很有用的特点，可以节省设计时间。 I/O Markers 是特殊的元件符号，它指明了进入或离开这张原理图的信号名称。注意连线不能被悬空 (dangling)，它们必需连接到 I/O Marker 或逻辑符号上。这些标记采用与之相连的连线的名字，与 I/O Pad 符号不同，将在下面定义属性 (Add Attributes) 的步骤中详细解释。 A. B. 为了完成这个设计，选择 Add 菜单中的 Net Name 项。屏幕底下的状态栏将要提示你输入的连线名，输入‘A’ 并按 Enter 键，连线名会粘连在鼠标的光标上。 C. 将光标移到最上面的与门输入端，并在引线的末连接端( 也即输入脚左端的红色方块)，按鼠标左键，并向左边拖动鼠标。这可以在放置连线名称的同时，画出一根输入连线。 D. E. F. G. H. I. J. K. 输入信号名称现在应该是加注到引线的末端。重复这一步骤，直至加上全部的输入 ‘B’,’C’,’D’ 和 ‘CK’，以及输出 ‘OUT’。现在现在 Add 菜单的 I/O Marker 项。将会出现一个对话框，请选择 Input。将鼠标的光标移至输入连线的末端 ( 位于连线和连线名之间)，并单击鼠标的左键。这时回出现一个输入 I/O Marker，标记里面是连线名。鼠标移至下一个输入，重复上述步骤，直至所有的输入都有 I/O Marker。现在请在对话框中选择 Output, 然后单击输出连线端，加上一个输出 I/O Marker。至此原理图就基本完成，它应该如下图所示。 IX. 定义 pLSI/ispLSI 器件的属性 (Attributes) 你可以为任何一个元件符号或连线定义属性。在这个例子中，你可以为输出端口符号添加引脚锁定 LOCK 的属性。请注意，在 ispEXPERT 中，引脚的属性实际上是加到 I/O Pad 符号上，而不是加到 I/O Marker 上。同时也请注意，只有当你需要为一个引脚增加属性时，才需要 I/O Pad 符号，否 PAGE 6

则，你只需要一个 I/O Marker. A. 在菜单条上选择 Edit => Attribute => Symbol Attribute 项，这时会出现一个 Symbol Attribute Editor 对话框。 B. C. 单击需要定义属性的输出 I/O Pad. 对话框里会出现一系列可供选择的属性。 D. E. F. 选择 Synario Pin 属性，并且把文本框中的 ‘*’ 替换成‘4’. 关闭对话框。请注意，此时数字 ‘4’ 出现在 I/O Pad 符号内。 X. 保存以完成的设计 a) 从菜单条上选择 File，并选 Save 命令。 b) 再次选 File，并选 Exit 命令。 PAGE 7

第三节设计的编译与仿真 I. 建立仿真测试向量 ( Simulation Test Vectors) A. B. C. D. E. F. G. H. 在已选择 ispLSI1032E-70LJ84 器件的情况下，选择 Source 菜单中的 New... 命令。在对话框中，选择 ABEL Test Vectors 并按 OK。输入文件名 demo.abv 作为你的测试向量文件名。按 OK。 module demo; c,x = .c.,.x.; CK,A,B,C,D,OUT PIN; TEST_VECTORS ([CK, >[OUT]) A, [ c , 0 ]->[ x ]; [ c , 0 ]->[ x ]; [ c , 0 ]->[ x ]; [ c , 1 ]->[ x ]; 0 0 1 0 END B, C, D]- , 0 , 0 , , 0 , 1 , , 1 , 0 , , 1 , 0 , 文本编辑器弹出后，输入下列测试向量文本：完成后，选择 File 菜单中的 Save 命令，以保留你的测试向量文件。再次选择 File，并选 Exit 命令。此时你的项目管理器 (Project Navigator) 应如下图所示。 PAGE 8

资料库

ispEXPERT System.doc

相关推荐

课程资源

热门标签

最新资料