logo资料库

详解ZYNQ里AXI4&AXI4;-Lite&AXI4;-Stream协议.pptx

第1页 / 共19页
第2页 / 共19页
第3页 / 共19页
第4页 / 共19页
第5页 / 共19页
第6页 / 共19页
第7页 / 共19页
第8页 / 共19页
资料共19页,剩余部分请下载后查看
详解AXI4、AXI4-Lite、AXI4-Stream 接口协议 主讲人:尤恺元 邮箱:v3eduyky@126.com 1
AXI突发读时序 2
AXI重叠突发读时序 3
AXI突发写时序 4
AXI基本读写操作的时序要求 • 握手过程 • 传输Address、data、control information都是是通过VALID/READY信号 来完成握手操作。 • AXI是双向控制架构,在主机和从机端都可以控制在其之间的传输速率。 • 源端产生一个VALID信号,标志此时Address、data、control information 是有效的,在目的端产生一个READY信号,标志此时可以接受数据。当 VALID和READY信号同时有效时,在目的端的Address、data、control information有效。 5
AXI基本读写操作的时序要求 • 三种握手情况(一) • VALID信号在READY信号之前有效 • 在源端T1之后INFO有效同时VALID信号 有效 • 在目的端READY信号在T2之后有效 • 在源端VALID信号有效至少保持到T3之后 • 注意:在源端不能检测READY信号有效后 再将VALID设置为有效。 6
AXI基本读写操作的时序要求 • 三种握手情况(二) • 在目的端READY信号比VALID信号提前有效。 • 在源端VALID信号在T2之后有效, 在T3时完成了一次单周期传输。 • 在目的端允许先使READY信号有效并 等待VALID信号有效。 • 在目的端允许在VALID有效之前将之前的READY信号设置为无效。 7
AXI基本读写操作的时序要求 • 三种握手情况(三) • 在目的端和源端VALID信号和READY信号同时有效 8
分享到:
收藏