静态随机存储器SRAM单元结构分析及cadence仿真实验.pdf

发布时间：2022-06-14 发布人：admin 分类：说明书资料大小：0.69M 资料格式：pdf 举报版权申诉

52c068d2-21e3-4447-b3b3-282afe097967.pdf-第1页.png

第1页 / 共9页

52c068d2-21e3-4447-b3b3-282afe097967.pdf-第2页.png

第2页 / 共9页

52c068d2-21e3-4447-b3b3-282afe097967.pdf-第3页.png

第3页 / 共9页

52c068d2-21e3-4447-b3b3-282afe097967.pdf-第4页.png

第4页 / 共9页

52c068d2-21e3-4447-b3b3-282afe097967.pdf-第5页.png

第5页 / 共9页

52c068d2-21e3-4447-b3b3-282afe097967.pdf-第6页.png

第6页 / 共9页

52c068d2-21e3-4447-b3b3-282afe097967.pdf-第7页.png

第7页 / 共9页

52c068d2-21e3-4447-b3b3-282afe097967.pdf-第8页.png

第8页 / 共9页

文本预览

一、实验要求： 1、理解 SRAM 数字单元的存储原理及其读、写机制； 2、用 Cadence 软件进行 SRAM 单元读、写电路原理图的设计并仿真； 3、修改某些关键晶体管的参数并仿真分析。二、实验过程： 1、SRAM 单元结构设计与分析：图一 SRAM 数字电路单元结构如图一所示，本实验所用到的随机静态存储单元的基本结构由六只场效应晶体管构成， SRAM 的每一 bit 存储在由四只 CMOS 管构成的两个交叉耦合的反向器中。另外两只晶体管是储存基本单元到用于读写位线（）的控制开关。假设原本基本存储单元内存的数据为，此时反向器 1（由构成）的输入为 0，输出为 1，反向器 2（由构成）的输入为 1，输出为 0，反向器 1 与反相器 2 的输入与输出相互首位相连，它们相互锁定。当进行读操作时，先将两根位线（）预充电到高电平，再将字线电平调至高电平，此时两个传输管导通，这时晶体管也处于导通状态，点的高电位读出到位线上，由于本身即为高电平，因而其电位基本没有变化；位线则 1234MMMM、、、56MM、/BLBL1;0QQ12MM、34MM、/BLBL56MM、14MM、QBLBLBL

通过晶体管连接到地放电至低电平，这样基本存储单元的数据就被读出来了。同时该设计也可能存在一定的问题，因为当位线通过晶体管进行放电时存在将点拉高，进而导致晶体管导通，关断的风险，导致储存的数据被改写。因此需要严格控制晶体管的分压以避免这种风险。图二读操作分析原理图如图二，由晶体管源漏电流相等列出等式。对该等式变形后绘制出相应曲线图如图三。 15MM、BL15MM、Q3M4M15MM、15MM、

图三要想使图二中的电位不被改变，则需保证其在放电时的电位在 0.4V 的安全电位以下，从图三中可以看出，需保证单元下拉比 CR 不大于 1.2，在设计原理图时应当注意这一点。进行写操作时分析方法与读操作基本相同，如图四所示，应当保证其单元上拉比 PR 小于 1.8。图四 Q

2、用 Cadence 软件进行 SRAM 单元读、写电路原理图的设计并仿真：图五读操作设计原理图图六读操作仿真结果图（CR=1.2）从图六的仿真结果来看在 1us 的时候，将位线预充电到高电平，在 2us 时将字线拉高到高电平，即将两个传输管导通，读出数据，位线 BL 读出了 bit 中的数据被拉低到低电平，而则读出了 nbit 中的数据保持为高电平，整个度过程中只有位线在读出数据时产生轻微的扰动（288.565mV），bit 与 nbit 的电平并未改变，即存储的数据未被改写，此时原理图中的单元下拉比 CR=1.2。 /BLBLBLBL

图七写操作设计原理图图八写操作仿真结果图（CR=1）从图八的仿真结果来看，初始状态中 bit 为高电平，nbit 为低电平，在 2us 时执行写操作，数据被写入位线中，位线 BL 被拉升为高电位，而则被拉低至低电位，在 3us 时，使传输管导通，将位线上的数据写入 bit/nbit 中，仿真结果与预期结果一致，此时原理图中的单元上拉比为 1。 BL

3、修改某些关键晶体管的参数并仿真分析：对于读操作，下面将其单元下拉比分别改为 0.5 和 4 时的仿真结果进行对比：图九 CR=0.5 时的仿真结果图十 CR=4 时的仿真结果结合图六、图九和图十来看，当单元下拉比 CR 分别为 0.5、1.2、4 的时候，执行读操作时 nbit 产生的扰动分别为 540.383mV、288.565mV、99.5573mV，单元下拉比 CR 越小，产生的扰动就越大，执行读操作时数据被改写的风险就更大，实验结果与理论相吻合。

对于写操作，下面将其单元上拉比分别改为 0.5 和 2 时的仿真结果进行对比：图十一 PR=0.5 时的仿真结果图图十二 PR=2 时的仿真结果图结合图八、图十一、图十二，当单元上拉比 PR 为 0.5 和 1 时的波形图基本相同，而单元上拉比 PR=2 时，数据没有被成功写入，实验结果同理论分析结果一致。

我们知道，晶体管的寄生电容的大小参与影响时间常数进而会影响数据读、写的延迟，当其他条件相同时，电容 C 值越大，电路延时越明显，读、写速度也就越慢。本实验中晶体管的寄生电容确实是用电容器件所代替的，下面我们分别改变读、写的寄生电容来进行实验仿真。图十三读操作电路 C=1fF 时的仿真结果结合图六和图十二，二者都是在单元下拉比为 1.2 时的仿真结果，C=1fF 时的仿真上升、下降沿基本为竖直线，延时极小，即意味着读操作速度更快。图十四写操作电路 C=1fF 时的仿真结果结合图八和图十四，这两个是在单元上拉比都为 1 时的仿真结果，后者的写入速度明显快于前者，验证之前的理论分析。 ()CR

分享到：

赞收藏

资料库

静态随机存储器SRAM单元结构分析及cadence仿真实验.pdf

相关推荐

开发技术

热门标签

最新资料