logo资料库

带数字显示的8档音量控制器.doc

发布时间：2022-06-10 发布人：admin 分类：说明书 资料大小：0.20M 资料格式：doc 举报 版权申诉
第1页 / 共11页
第2页 / 共11页
第3页 / 共11页
第4页 / 共11页
第5页 / 共11页
第6页 / 共11页
第7页 / 共11页
第8页 / 共11页
资料共11页，剩余部分请下载后查看
    电 子 课 程 设 计 题目：带数字显示的 8 挡音量控制器 系 专 姓 学 别： 电气与电子工程系 业： 电气工程及其自动化 名： 唐振 号： 121406115 指导教师： 张晓杰 平顶山工学院 2008 年 6 月 20 日
    成绩评定· 一、指导教师评语（根据学生设计报告质量、答辩情况及其平时表现综合 评定）。 二、评分（按下表要求评定） 设计报告评分 答辩评分 平时表现评分 任务完成 情 况 （20 分） 课程设计 报告质量 （40 分） 表达情况 （10 分） 回答问题 情 况 （10 分） 工作态度与 独立工作 纪律 能力 （10 分） （10 分） 合 计 （100 分） 评分项目 得分 课程设计成绩评定 班级 1214061 姓名 唐振 学号 121406115 成绩： 分（折合等级 ） 指导教师签字 年 月 日
    一、设计目的 设计一个 8 挡音量控制器，使用两个按键对音量进行控制，并且 设计的控制器达到设计要求， 二、设计要求 1、用两个按键控制音量，一个用于增加音量，一个用于减小音 量； 2、音量控制分为 8 档，每按键一下，增加或减小一档； 3、音量增加（减小）到最大（最小）时，继续按音量增减开关 无效，即音量被保持，不在继续增（减）； 4、机时自动恢复音量到最小状态； 5、数码管显示音量的大小值，并随着音量的变化即时改变； 三、总体设计 1、设计的总体原理框图如下 图①
    2、设计的音量调节器有三个两个按键和一个开关，：按“加音 量”键能对输出音量进行增大，按“减音量”可以对输出音量进行减 小，“开关机”音量调节器所在机器的开关机键， 加减音量按键给“音量调节开关”有次序的脉冲高电位，根据加 减按键所给的脉冲信号，“音量调节开关”将输入信号翻译成二进制 代码同时送给“译码器”和“音量数字显示器”。“译码器”将送来的 二进制代码经过编译送给“D/A 转换器”，由“D/A 转换器”将数字信 号转化成模拟信号，再经过多模拟信号的放大实现音量的放大。同时， “音量数字显示器”将从“音量调节开关”处送来的二进制代码经过 编译在七段数码管上显示出与输入信号相对应的挡位。从而实现了题 目所要求的功能。 四、各部分电路设计 1、 图②，音量调节开关
    这个集成块是由两个芯片和若干门电路组成的，包括 74LS192 计数器和 74HC85 四位数值比较器组成，两个芯片的逻辑功能如下： 计数器 74LS192 当清零端 CR 为高电平“1”时，计数器直接清零，CR 置低电 平则执行其他功能。 当 CR 为低电平，LD 为高电平时，执行计数功能。执行加计 数时，减计数端 CPD 接高电平，计数脉冲由 CPU 输入；在计数脉冲 上升沿进行 8421 码的十进制加法计数。执行减法计数时，加计数端 CPU 接高电平，计数脉冲由减计数端 CPD 输入。 数值比较器 74HC85 集成 74HC85 是 4 位数值比较器，输入端包括 A3~A0 与 B3~B0， 输出端为 FA>B、FAB、IAB、IAB=IA
    锁定输入信号，于是就用到了数值比较器 74HC85，并给 A 设初值 0111 当 74HC85 输入的 B 值等于 0111 时 74HC85 在 FA=B 端送出一个高 电位脉冲，因为 SR 锁存器真值表如下： S 0 0 1 1 R 0 1 0 1 Q 不变 0 1 0 Q 非 不变 1 0 0 锁存器转状态 保持 0 1 不确定 图③ 所以结合非门和同或门可以实现的功能是：当 74LS192 输出的 值小于 0111 时输入由加按键的输入信号有效，当 74LS192 输入的值 等于 0111 时，输入信号被锁定，加按键的输入信号无效，从而实现 所要求功能，即加到最高档位的时候不能再增加音量。每次开机时给 CR 一个高电位的脉冲信号，实现 74LS192 的清零，再有输入信号 74LS192 从零开始计数，从而完成要求的每次开机音量恢复到最小的 功能。 74HC192 在实现加减计数的时候有一个另外的要求就是：执行 加计数时，减计数端 CPD 接高电平，计数脉冲由 CPU 输入；在计数脉 冲上升沿进行 8421 码的十进制加法计数。执行减法计数时，加计数 端 CPU 接高电平，计数脉冲由减计数端 CPD 输入。所以在一个输入端 输入高电平的时候必须把另一个输入端置高电平，而且在转换输入端 的时候还要同时将自身的高电平电位取消，我们用两个 SR 锁存器来 实现，连接方式如下：
    图④ 这个图块实现的逻辑功能是在两个开关中选择一个输入脉冲信 号，同时锁定另一个输入端为高电平，实现加减计数功能。这个图块 的真值表如下： 加音开关 减音开关 S1 R1 S2 R2 Q1 Q2 CPU CPD ↑ ↑ × × ↑ × × ↑ ↑ × 1 1 0 0 1 0 0 1 1 0 1 1 0 0 1 0 0 1 1 0 1 1 0 0 1 图⑤ 0 0 1 1 0 ↑ ↑ × × ↑ × × ↑ ↑ × 整个图块实现的功能是：当 CPU 作为脉冲输入时，CPD 被置高电平， 当从 CPD 输入脉冲时不但解除了自身的高电平而且同时将 CPU 端置高电平，实现 74LS192 加减计数所要求的条件，即 CPU 和 CPD 一个作为脉冲输入另一个置
    高电平。 2、 图⑥，74HC138，3-8 译码器 74HC138 的逻辑功能如下：74HC138 是 3 线—8 线译码器，该译码器有 3 位二进制输入 A2、A1、A0，它们共有 8 中状态的组合，即可译出 8 个输出信号 Y0~Y7，输出为低电平有效。74HC138 主要是为了将 74LS192 的三位输出信号 进行译码，在相应位上输出低点平，因为 74HC138 输出低点平有效，所以在每 个输出端加一个非门使输出高电平使其能够打开转换器中的电子开关。 3
    分享到：
    赞 收藏

    相关推荐

    资料库

    网络技术

    共收录2367份资料，累计7个分类，关注成员有19位，主要包括：综合布线,网管软件,网络监控,网络设备,其它,系统集成,网络基础

    热门标签

    综合布线 网管软件 网络监控 网络设备 其它 系统集成 网络基础

    最新资料