第 ２７ 卷第 ４ 期 ２０１０ 年 ４ 月　 计 算 机 应 用 研 究 Ａｐｐｌｉｃａｔｉｏｎ Ｒｅｓｅａｒｃｈ ｏｆ Ｃｏｍｐｕｔｅｒｓ Ｖｏｌ．２７ Ｎｏ．４ Ａｐｒ．２０１０ G．723．1 编 解 码 器 在 TMS320C50 上 的 优 化 实 现 朱　荣， 胡瑞敏， 常　军， 王中元 （武汉大学 国家多媒体软件工程技术研究中心， 武汉 ４３００７２） 摘　要： 数字信号 处 理 器 在 语 音 编 解 码 中 得 到 广 泛 应 用。 在 简 要 介 绍 ＴＭＳ３２０Ｃ５０ 定 点 ＤＳＰ 芯 片 和 ＩＴＵ唱Ｔ Ｇ．７２３．１语音编解码算法后，详细讨论了 Ｇ．７２３．１ 在 ＴＭＳ３２０Ｃ５０ 上的实现及其技术要点，主要是内存安排、算法 和代码优化、数据精度等。 设计的编解码器通过了 ＩＴＵ唱Ｔ Ｇ．７２３．１ 标准测试数据测试，占用内存资源较少，并具 备较高的编解码速度。 关键词： 定点 ＤＳＰ； 语音编解码； Ｇ．７２３．１； 优化 中图分类号： ＴＰ３９１　　　文献标志码： Ａ　　　文章编号： １００１唱３６９５（２０１０）０４唱１４００唱０３ ｄｏｉ：１０．３９６９／ｊ．ｉｓｓｎ．１００１唱３６９５．２０１０．０４．０５３ Ｉｍｐｌｅｍｅｎｔａｔｉｏｎ ｏｆ ＩＴＵ唱Ｔ Ｇ．７２３．１ ｓｐｅｅｃｈ ｃｏｄｅｃ ｏｎ ＴＭＳ３２０Ｃ５０ ＺＨＵ Ｒｏｎｇ， ＨＵ Ｒｕｉ唱ｍｉｎ， ＣＨＡＮＧ Ｊｕｎ， ＷＡＮＧ Ｚｈｏｎｇ唱ｙｕａｎ （National Multimedia Software Engineering Research Center， Wuhan University， Wuhan ４３００７２， China） Abstract： Ｄｉｇｉｔａｌ ｓｉｇｎａｌ ｐｒｏｃｅｓｓｏｒ ｉｓ ｗｉｄｅｌｙ ｕｓｅｄ ｉｎ ｓｐｅｅｃｈ ｃｏｄｉｎｇ ａｎｄ ｄｅｃｏｄｉｎｇ ｐｒｏｃｅｓｓ．Ｔｈｉｓ ｐａｐｅｒ ａｆｔｅｒ ｉｎｔｒｏｄｕｃｅｄ ＴＭＳ３２０Ｃ５０ ｆｉｘｅｄ ｐｏｉｎｔ ＤＳＰ ｃｈｉｐ ａｎｄ ｔｈｅ ａｌｇｏｒｉｔｈｍ ｏｆ ＩＴＵ唱Ｔ Ｇ．７２３．１ ｂｒｉｅｆｌｙ， ａｄｄｒｅｓｓｅｄ ｔｈｅ ｉｍｐｌｅｍｅｎｔａｔｉｏｎ ｏｆ Ｇ．７２３．１ ｃｏ唱 ｄｅｃ ｏｎ ＴＭＳ３２０Ｃ５０．Ｓｏｍｅ ｋｅｙ ｄｅｓｉｇｎ ｔｅｃｈｎｉｑｕｅｓ， ｓｕｃｈ ａｓ ｍｅｍｏｒｙ ａｌｌｏｃａｔｉｏｎ， ａｌｇｏｒｉｔｈｍ ｏｐｔｉｍｉｚａｔｉｏｎ ａｎｄ ｃａｌｃｕｌａｔｉｏｎ ｐｒｅｃｉｓｉｏｎ ｐｒｏｃｅｓｓｉｎｇ ｗｅｒｅ ｐｒｅｓｅｎｔｅｄ ｉｎ ｄｅｔａｉｌ．Ｔｈｅ ｒｅａｌｉｚｅｄ ｃｏｄｅｃ ｎｏｔ ｏｎｌｙ ｃａｎ ｐａｓｓ ａｌｌ ｔｈｅ ＩＴＵ唱ＴＧ．７２３．１ ｓｔａｎｄａｒｄ ｔｅｓｔ ｓｅｑｕｅｎｃｅｓ， ｂｕｔ ａｌｓｏ ｐｅｒｆｏｒｍｓ ｈｉｇｈ ｒｕｎｎｉｎｇ ｅｆｆｉｃｉｅｎｃｙ ｗｉｔｈ ｒｅａｓｏｎａｂｌｅ ｍｅｍｏｒｙ ｍａｎａｇｅｍｅｎｔ． Key words： ｆｉｘｅｄ ｐｏｉｎｔ ＤＳＰ； ｓｐｅｅｃｈ ｃｏｄｅｃ； Ｇ．７２３．１； ｏｐｔｉｍｉｚａｔｉｏｎ ［１］ 准 0　引言 以尽量减少实际语音与合成语音之间经听觉加权后的差分信 ＴＭＳ３２０Ｃ５０ 定点芯片上实现的技术要点。 1　存储结构优化 算法的执行效率不仅受处理器速度影响，也与对存储器的 合理利用密切相关。 算法向 ＤＳＰ 移植之前，需要对数据结构 作调整，使其符合目标芯片的存储结构特点。 此外，在一般 ＤＳＰ 硬件平台上，存储体最少可分为片外存储器、片内高速缓 冲存储器和寄存器三类，它们的存取效率呈逐级加快趋势，存 储器优化的原则是尽可能使最近、最常用的数据缓冲在最快的 存储体中。 1畅1　算法的数据结构设计 由 ＩＴＵ唱Ｔ 的第１５ 小组（ＳＧ１５）１９９５ 年提出的 Ｇ．７２３．１ 标 是极低速率多媒体通信标准系列 Ｈ．３２４ 中的有关语音编 码的一个标准。 Ｇ．７２３．１ 编码器采用了线性预测分析合成的 技术，对８ Ｋｂｐｓ 取样的１６ ｂｉｔ 精度的ＰＣＭ 数字音频进行处理， 号的能量为准则来进行编码的。 在 Ｇ．７２３．１ 标准中提供了两 种可选速率，即５．２７ Ｋｂｐｓ 和６．３ Ｋｂｐｓ。 与同样速率的其他语 音编码器相比，这两种编码器都具有较高的语音质量，较低的 编码延时（３０ ｍｓ ～４０ ｍｓ）。 其中５．２７ Ｋｂｐｓ 编码器只搜索一 个激励码本，所以速度很快，所需的存储空间也较小。 是美国 ＴＩ 公司开发的一种 １６ 位定点数字 信号处理器，因其具有较高的性价比，在数字信号处理领域得 到广泛应用。 笔者在ＴＭＳ３２０Ｃ５０ 定点ＤＳＰ 芯片上实现了ＩＴＵ唱 Ｔ Ｇ．７２３．１ 双速率语音编解码器（ＣＯＤＥＣ）的全部功能，包括语 音活动检测（ＶＡＤ） 和舒适噪声插入（ＣＮＧ）［３］。 该 ＣＯＤＥＣ 已 全部通过 ＩＴＵ唱Ｔ Ｇ．７２３．１ 标准测试数据测试，全部程序代码为 ９ＫＢ，分配的数据内存为 １１ ＫＢ（ 含 ９ ＫＢ 的常数表）。 其中 ５．２７ Ｋｂｐｓ为１８ ＭＩＰＳ，６．３ Ｋｂｐｓ 为 １６ ＭＩＰＳ（ＴＭＳ３２０Ｃ５０ ＭＩＰＳ 为２８．６／２０）。 本文着重讨论了 ＩＴＵ唱Ｔ Ｇ．７２３．１ 编解码算法在 　　收稿日期： ２００９唱０７唱０３； 修回日期： ２００９唱０９唱０２　　 　　作者简介：朱荣（１９６４唱），男，湖北荆门人，副教授，博士研究生，主要研究方向为多媒体信息处理（ｚｈｕｒｏｎｇ＠ｗｈｕ．ｄｅｕ．ｃｎ）； 胡瑞敏（１９６５唱），男， 湖北武汉人，教授，博导，主要研究方向为多媒体网络通信、多媒体信息处理和编码；常军（１９７２唱），男，陕西汉中人，讲师，硕士；王中元（１９７２唱），男， 湖北英山人，讲师，博士，主要研究方向为视频编解码和多媒体通信． Ｇ．７２３．１ 是基于码本激励线性预测模型（ＣＥＬＰ）的语音参 ［４］，利用了语音信号的短时相关性，因而在算法中 要保留几处时延信号，即输入语音信号半帧时延、共振峰听觉 加权滤波信号最大基音时延、谐波成形滤波信号最大基音时 延、激励信号最大基音时延。 笔者在分配内存时，将信号的当 前缓冲区和它们各自的时延缓冲区安排在一起，这样的处理方 式可以获得多方面增益。 首先，ＬＰ 系数计算、开环基音搜索、谐波成形滤波不用重 新构造工作缓冲区，因为时延信号和当前信号已经连续存放在 ＴＭＳ３２０Ｃ５０［２］ 数编码方案 

朱　荣，等：Ｇ．７２３．１ 编解码器在 ＴＭＳ３２０Ｃ５０ 上的优化实现 ·１０４１· 　　　 第 ４ 期 一起，可以同时直接访问两者。 其次，共振峰听觉加权滤波可 以直接在输入信号缓冲区和加权信号缓冲区进行，省掉了加权 滤波器 ＦＩＲ 和 ＩＩＲ 状态更新的时空开销。 同时，重构基音激励 信号可以由时延激励信号移动得到，不需要作基音周期判断。 更进一步，由于 ＦＩＲ 和 ＩＩＲ 级联而成的组合 ＬＰ 滤波器前 一环节的 ＩＩＲ 和后一环节的 ＦＩＲ 具有相同的滤波器状态，利用 这个道理可以减少滤波器状态缓冲区数和状态更新次数。 编 码器中，合成滤波器同加权滤波器的 ＦＩＲ 共用同一状态缓存， 加权滤波器的 ＩＩＲ 状态在谐波成形滤波器缓冲区中；解码器 中，合成滤波器同紧随其后的共振峰后置滤波器的 ＦＩＲ 共享合 成信号缓冲区。 当然，这种设计的前提是，滤波器状态缓存和 输入（或输出）信号缓存物理上安排在一块内存空间。 1畅2　数据在 DSP 中的组织 ＴＭＳ３２０Ｃ５０ ＤＳＰ 各有 ６４ ＫＢ 的数据区和程序区，其中 ９ ＫＢ 片内单工 ＲＡＭ（ＳＡＲＡＭ），１０５６ 双工 ＲＡＭ（Ｂ０、Ｂ１、Ｂ２）。 ＳＡＲＡＭ 可以同时配给数据区和程序区；Ｂ０ 可以配给数据区也 可以配给程序区，但不能同时满足；Ｂ１、Ｂ２ 是专门给数据区的。 由于在 ＤＳＰ 中没有操作系统和编译系统的支持，内存分配由 程序员掌握，设计一种好的内存分配方案不仅直接关系到程序 的效率，而且影响到代码的调试和维护。 为了达到节省资源、 提高效率、方便设计的目的，笔者采取内存分配模块化的原则， 将全局变量和局部变量分开存储，局部变量空间可以互相覆 盖、共享分配，下面给出具体设计要点。 从逻辑上将分配的内存划分为五个层次，即常用算术运算 宏工作区、全局状态变量空间、编解码器通用缓冲区、局部过程 空间和常用辅助函数区。 其中全局状态空间保存的是编解码 器等的状态变量，在整个程序运行期间都不能被覆盖；宏和辅 助函数工作区是很小的一部分直接寻址内存，但访问频繁，因 而作为全局变量一样对待；通用缓冲区是供局部过程交换数据 的一块空间，不能被局部过程覆盖，但编解码器彼此之间可以 互相共享；内存管理中最灵活的部分是局部过程变量空间，这 类似于 Ｃ 语言中的函数局部变量，不同过程间可以互相覆盖。 这种分层处理方法简化了内存分配的复杂性，从而使内存管理 变得有条不紊，便于代码的维护。 从物理上看，如何将２ ＫＢ 数据缓冲区安排在 ＳＡＲＡＭ、Ｂ０、 Ｂ１ 块中使程序的效率发挥得最好，是内存分配中面临的又一 问题。 这个问题要结合指令编码一起考虑，ＭＡＣ、ＢＬＤＤ 指令 是 ＴＩ 提供的高效数据运算、数据移动指令，在循环模式下单周 期执行，它们要求第一个操作数在程序段，第二个操作数在数 据段，并且如果两操作数同在 ＳＡＲＡＭ 速度又会下降很多。 所 以，为了充分利用 ＭＡＣ 指令（这种运算在算法中比例很大）， 间接寻 址 内 存 的 分 配 就 要 互 相 兼 顾。 笔 者 的 做 法 是， 将 ＳＡＲＡＭ 配成数据段和程序段共享，Ｂ０ 一般只配给数据段，只 在 ＭＡＣ 或 ＢＬＤＤ 的第一个操作数在它里面时才通过 ＣＮＦ 开 关暂时配给程序段，运算完后再恢复过来。 直接寻址内存全部加起来不超过１２８ 字，所以可将它们分 配在 Ｂ１ 块的同一页中，这样做的好处是，访问时不需要切换段 基址。 整个系统的数据存储空间为１１ ＫＢ，其中常数表占９ ＫＢ， 另外２ ＫＢ 为上述直接和间接寻址内存的总和，程序代码为 ９ ＫＢ。 Ｃ５０ 有１０ ＫＢ 片内存储器，完全可以将２ ＫＢ 数据缓冲区 和常数表的大部分安排在片内，９ ＫＢ 代码和余下的常数表安 排在片外存储器。 2　算法改进 算法在 ＤＳＰ 上实现时，针对目标处理器的体系结构，笔者 对原始算法进行了多方面改造，目的是提高算法的执行效率。 下面给出改进增益显著的几个计算环节的实现方案。 １）开环基音搜索 关 未优化算法的语音编解码算法是搜索最大自相关值求开 环基音周期。 在优化算法中，笔者使用分裂基 ＦＦＴ 计算自相 ［５］，同时将一个语音帧中的两次开环基音周期合并在一起 计算。 这样可以只用三次傅里叶变换计算四个实序列的循环 卷积，比常规的使用两次傅里叶变换计算两个实序列循环卷积 的算法进一步减少了计算量（每四次傅里叶变换计算就减少 一次），使得优化的基音估计算法比未优化的基音估计算法计 算时间减少了一半。 ２）目标信号计算和滤波器状态更新 按照 Ｇ．７２３．１ 标准协议，从加权、谐波成形滤波后的语音 信号中减去组合滤波器的零输入响应就得到目标信号，将 W （z）．P（z）变形为 ＾（z）．W（z）．P（z） （１） 其中：第一个 A ＾（z）即为逆合成滤波器，其输出为残差信号，这 说明目标信号也可以通过另一条途径得到，即将残差信号通过 合成、加权、谐波成形组合滤波器。 这样做的好处是缓存更新 变得简单。 第一种情况的缓存更新方式是将重构激励信号通 过组合滤波器；而第二种是将残差信号和激励信号的差值通过 组合滤波器，设重构激励为 cc（n） pv（n） ＋g u（n） ＝g ＾ ＾ （２） 与残差信号差值为 r（n） －u（n），不难证明其通过组合滤 ＾（z）． １ A A 波器的输出为 cz（n） py（n） －g ew（n） ＝x（n） －g ＾ ＾ （３） 因此，可以将更新内存原本需要的四个滤波器操作减少到 两个。 ３）基音搜索 定义向量 X［L］，Y［N］，由 X 按照周期 L 重构 Y 可用下式 （４） 构造向量 Y′［N ＋L］且 Y［i］ ＝X［i ｍｏｄ L］ （０≤ i≤N －１） Y′［N ＋L］ ＝［X｜Y］ （５） 那么公式 Y′［L ＋i］ ＝Y′［i］ （ ０≤i≤N －１） （６） 显然应该等价于式（４）。 根据这个原理，由时延激励信号重构 当前激励可以用式（６） 代替式（４），而且由于时延信号和当前 

计 算 机 应 用 研 究 　 ·２０４１· 信号缓冲区已经被安排在一起，式（５） 步骤可省。 另外，基音 基音激励，只要返回主过程即可，无须在主过程中再次重构 一次。 搜索中最后重构得到的当前激励即为搜索到的该子帧最终 ４）高码率码本搜索 因为每一种可能的脉冲组合的脉冲幅度相同，所以在计算 插入脉冲的响应时，可以预先计算所有可能位置的响应，在以 后的计算中只须根据脉冲符号执行加减运算即可。 而且，根据 ［６］，可以采用“先将互相关信号幅度值较 大的位置选出来，然后仅在这些位置处抽取” 的次最优方法简 化计算。 优化后搜索速度提高了一半。 脉冲序列的抽取原理 以上四种优化策略测试效果如表１ 所示。 表 １　算法优化对效率的影响 第 ２７ 卷 Ｃ５０ 没有提供功能齐全的数据比较指令，一般比较都要借 助 ＡＣＣ，这样会覆盖 ＡＣＣ 的内容，有没有别的办法呢？ 笔者在 实践中摸索了几种方法：比较等与不等的情况，直接用并行指 令 ＣＰＬ；比较大于和等于（ 或小于） 可用 ＢＩＴ 测试变量的符号 位；一般的非负数比较，将一个操作数置于ＡＲＣＲ 中，另一操作 数置于 ＡＲｘ 中，用 ＣＭＰＲ 指令。 充分利用好辅助寄存器 ＡＲｘ（ｘ：０ ～７）。 辅助寄存器不仅 作为循环计数器使用，用来实现循环体内变量的递增或递减计 算，更多的用法是做间接寻址的指针。 嵌套循环时内层指针一 般在其内层循环体前初始化，其实这样并不好。 本文处理是， 所有指针一律在最外层循环体前初始化，然后只在其相应的内 层循环体后用 ＭＡＲ 或 ＡＤＲＫ（或 ＳＢＲＫ） 修改指针，从而精简 了指令条数。 在设计和调试编解码器过程中，以上论述的几个方面都对 效率有不同程度的影响，而每一点都是按照最有利于算法效率 的原则来设计的。 根据几次优化的先后顺序，列出它们对效率 的大致贡献（以６．３ Ｋｂｐｓ 码率为例），测试结果如表２ 所示。 表 ２　不同优化方面对效率的贡献 优化的方面 内存安排 溢出处理 数据结构 算法改进 效率提高／％ ４ ．８ ７ ．３ ６ ．２ ２１ ．５ 合计 ３９ ．８ 4　结束语 用 ＴＭＳ３２０Ｃ５０ 定点芯片实现 ＩＴＵ唱Ｔ Ｇ．７２３．１ 算法，是使 用代价比较适中的 ＤＳＰ 芯片实现复杂语音编解码算法的一个 尝试。 实践表明，对于算法复杂度没有超过 ＩＴＵ唱Ｔ Ｇ．７２３．１ 的 语音编码器可以用 ＴＭＳ３２０Ｃ５ｘ 一类芯片实时实现，但对于 Ｇ． ７２８ 这 样 复 杂 的 算 法 最 好 用 更 高 级 的 芯 片 来 实 现， 如 ＴＭＳ３２０Ｃ５４。 目前，笔者已经在 ＴＭＳ３２０Ｃ５０ 定点芯片上实现了 ＩＴＵ唱Ｔ Ｇ．７２３．１ 的全部功能，并通过了 ＩＴＵ唱Ｔ Ｇ．７２３．１ 的全部测试数 据。 对资源的利用也较好，算法所占的程序存储器空间为 ９ ＫＢ，数据存储器空间为１１ ＫＢ（其中２ ＫＢ 为算法缓冲区空间，９ ＫＢ 为常数 表 数 据）， 大 部 分 资 源 都 被 节 省 下 来。 相 对 于 ＴＭＳ３２０Ｃ５０ 的运算能力来说（ＭＩＰＳ 为 ２８．６／２０），算法效率还 是比较高，其中５．２７ Ｋｂｐｓ 码率为１８ ＭＩＰＳ，６．３ Ｋｂｐｓ 码率为１６ ＭＩＰＳ。 参考文献： ［１］ ＩＴＵ唱Ｔ Ｒｅｃｏｍｍｅｎｄａｔｉｏｎ Ｇ．７２３．１， Ｄｕａｌ ｒａｔｅ ｓｐｅｅｃｈ ｃｏｄｅｒ ｆｏｒ ｍｕｌｔｉ唱 ｍｅｄｉａ ｃｏｍｍｕｎｉｃａｔｉｏｎｓ ｔｒａｎｓｍｉｔｔｉｎｇ ａｔ ５．３ ａｎｄ ６．３ Ｋｂｐｓ［Ｓ］．１９９６． ［２］ ＴＭＳ３２０Ｃ５ｘ ｕｓｅｒ’ｓ ｇｕｉｄｅ［Ｋ］．［Ｓ．ｌ．］：Ｔｅｘａｓ Ｉｎｓｔｒｕｍｅｎｔｓ， １９９３． ＩＴＵ唱Ｔ ｒｅｃｏｍｍｅｎｄａｔｉｏｎ Ｇ．７２３．１ ａｎｎｅｘ Ａ， Ｓｉｌｅｎｃｅ ｃｏｍｐｒｅｓｓｉｏｎ ［３］ ｓｃｈｅｍｅ［Ｓ］．１９９６． ［４］ 姚天任．数字语音处理［Ｍ］．武汉： 华中科技大学出版社，２００３． ［５］ 布莱赫特 Ｒ Ｅ．数 字 信 号 处 理 的 快 速 算 法［Ｍ］．肖 先 赐，等 译． ［６］ ＡＴＡＬ Ｂ Ｓ．Ｐｒｅｄｉｃｔｉｖｅ ｃｏｄｉｎｇ ｏｆ ｓｐｅｅｃｈ ａｔ ｌｏｗ ｂｉｔ ｒａｔｅｓ［Ｊ］．IEEE 北京： 科学出版社，１９９２． Trans on Communication， １９８２，30（４）： ６００唱６１４． 模块名 开环基音预估 组合滤波器 基音搜索 高码率码本搜索 １ ０ ３ １ 原时间／ｓ 优化后时间／ｓ 提高／％ ．３ ．２０ ３ ．０ ．０５ ０ ３ ．８７ ．４ ２ ．８４ ．０ ．７５ ．０２ ．０４ ．５９ ４５ ６０ ２１ ４４ 3　代码优化 3畅1　定点数溢出处理 算法中的定点数基本以１６ 位和３２ 位表示，数据溢出时有 发生，出现溢出时一般取数据表示范围的最大值（正溢出） 或 最小值（负溢出）。 如果按照常规的判断方法会极大地增加程 序的运算量。 在实际中笔者采用了以下几种处理技巧，实践表 明代码量和运算量都下降了很多。 前提条件是，Ｃ５０ 具备自动处理３２ 位加减、绝对值、取相 反数运算的溢出功能，由溢出模式开关 ＯＶＭ 控制，在程序中 设置 ＯＶＭ， 一 旦 发 生 溢 出 芯 片 自 动 将 ＡＣＣ 内 容 设 成 ０Ｘ７ＦＦＦＦＦＦＦＨ 或０Ｘ８０００００００Ｈ。 ３２ 位数左移用３２ 位加法实现，如左移 N 位相当于将原数 增加（２N －１）倍，这样，移位溢出处理由加法完成。 １６ 位数加 法也用３２ 位加法实现，即将加法放在 ＡＣＣ 高半部作为 ３２ 位 处理，只不过结果依然取 ＡＣＣ 高１６ 位罢了。 １６ 位数左移采用 先移位再控制溢出的方式，不用边移位边判断溢出，即在移位 指令后增加四条指令 ＬＡＣＣ　＃７ＦＦＦＨ ＣＲＬＴ ＬＡＣＣ　＃８０００Ｈ ＣＲＧＴ 3畅2　其他代码优化策略 Ｃ５０ ＤＳＰ 芯片具有很强的计算能力，它提供了一些专用、 高效的指令，使用得当可以有效地提高程序运行效率。 Ｃ５０ 指令按四级流水线方式执行，保持流水线的畅通就意 味着速度的提高。 提高指令并行度的方法有：转移或条件转移 时使用后缀为 Ｄ 的指令就不会重新刷新流水线；用条件执行 指令 ＸＣ 代替转移指令能避免流水线的中断；通过合适安排指 令顺序来避免流水线冲突，尽量不使用 ＮＯＰ。