1. 计算机性能指标 吞吐量：一台计算机在某一时间间隔内能够处理的信息量 响应时间：从输入有效到系统产生响应之间的时间度量 利用率：给定时间间隔内系统被实际使用的时间所占用的比率 处理机字长：处理机运算器中一次能够完成二进制数运算的位数 总线带宽：CPU 中运算器与存储器之间进行互连的内部总线二进制位数 存储容量：存储器中所有存储单元的总数目 存储器带宽：单位时间从存储器读出的二进制数信息量 主频/时钟周期：f，倒数 CPU 时钟周期 T CPU 执行时间：执行一般程序所占用的 CPU 时间，=CPU 时钟周期数×CPU 时钟周期 CPI：执行一条指令所需的平均时钟周期数，=执行某段程序所需的 CPU 时钟周期数/程 序所包含的指令条数 MIPS： 平均每秒执行多少百万条定点指令数 PLORS：平均每秒执行浮点操作的次数 2. 运算器、控制器、cache 统称为 CPU，CPU 和存储器统称为主机 3. 冯诺依曼型计算机工作原理：存储程序并按地址顺序执行 哈佛结构：指令和数据分别放在两个存储器 [-y]补，对[y]补包括符号位在内求反，再+1 4. 奇偶校验提供奇数个错误检测，无法检测偶数个错误，更无法识别错误信息位置 5. 6. 检测溢出：双符号位法、单符号位法 7. 浮点加减运算：0 操作数检查、比较阶码大小并对阶（小阶对大阶）、尾数求和、结果规 格化、舍入处理、溢出处理 浮点乘除运算：0 操作数检查、阶码相加减、尾数乘除、结果规格化、舍入处理、溢出 处理 8. 存储器的分类 存储介质：磁表面存储器、半导体存储器 存取方式：随机存储器、顺序存储器 存储内容可变性：只读存储器（ROM）、随机读写存储器（RAM），RAM 和 ROM 都采用 随机存取方式进行信息访问 信息易失性： 系统中的作用：内部存储器（存储器、cache）、外部存储器（主存、高速缓存、外存） 9. 层次化存储系统结构设计依据程序局部性原理 10. SRAM 使用一个触发器/锁存器作为存储元 DRAM（栅极电容存储电荷）刷新：集中式刷新、分散式刷新 DRAM 由一个 MOS 晶体管和电容器组成 11. 存储器模块安排：顺序方式、交叉方式 12. Cache 由高速 SRAM 组成，cache 为解决 CPU 与主存之间速度不匹配问题 13. CPU 与 cache 以字位单位，cache 与主存以块为单位，cache 的行等于主存的块 14. Cache/主存系统平均访问时间，访问效率（P91） 15. 如何提高存储器的性能：采用 cache、采用双端口存储器、采用更快的（新型）存储器 16. 主存与 cache 地址映射：主存块可以存储到 全相联映射：任意一个 cache 行，最灵活 直接映射：唯一特定 cache 行 组相联映射：唯一一个 cache 组的任意一行 

17. 替换策略：最不经常使用 LFU、近期最少使用 LRU、随机替换 18. 为保证 cache 与主存内容一致，cache 写操作策略：写回法、全写法、写一次法 19. 机器指令简称指令，每一条指令可以完成一个独立的算术运算或逻辑运算 20. CISC 复杂指令系统计算机、RISC 精简指令系统计算机 21. RISC 大多指令在一个时钟周期内完成，内部通用寄存器数量相对 CISC 多，指令长度固 定，指令寻址方式、指令格式种类相对 CISC 少，采用流水线技术 22. 指令格式：操作码字段、地址码字段 23. 二地址指令格式：RR、RS、SS（R：寄存器，S：存储器） 24. 分析指令格式：单字长二地址指令、可以指定 N 条指令、源操作数（i 个）放在哪，目 的操作数（j 个 0）放在哪，是什么 RS 型指令 25. 取一条指令并执行这条指令的时间称为指令周期，由若干个 CPU 周期组成，CPU 周期 又包含若干个节拍脉冲（时钟周期、T 周期） 26. 指令寻址方式：顺序寻址、跳跃寻址 27. 指令总是根据程序计数器 PC 从主存中读取的 28. 单地址指令，地址知名一个操作数，另一个操作数通常用隐含寻址 间接寻址第一次访问内存得到的信息经数据总线传送到 CPU 隐含寻址 操作数在专用寄存器 立即寻址 操作数=A 直接寻址 EA=A 间接寻址 EA=(A) 寄存器寻址 EA=R 寄存器间接寻址 EA=(R) 偏移寻址：相对寻址 EA=A+(PC) 基址寻址 EA=A+(R) ，A 可变，被引用的专用寄存器含有一个存储器地址，解决程序动 态定位问题 变址寻址 EA=A+(R) ，R 是偏移量可变，适用于重复操作 段寻址 EA=A+(R) 堆栈寻址 EA=栈顶 29. CPU 中的主要寄存器 数据缓冲寄存器 DR：暂时存放 ALU 运算结果、存储器读出的一个字、外部接口的数据 指令寄存器 IR：保存正在执行的指令 程序计数器 PC：将要执行的下一条指令地址 数据地址寄存器：保存当前 CPU 访问的数据 cache 中单元的地址 通用寄存器：为 ALU 提供工作区，来执行算术或逻辑运算 状态字寄存器：保存算术指令和逻辑指令运算或测试结果建立的各种条件代码 30. 操作控制器：硬布线控制器（时序逻辑型），微程序控制器（存储逻辑） 31. 微和指令格式：水平型微指令、垂直型微指令 垂直型用较长的微程序结构换较短的微指令结构 水平型微指令：操作控制字段、顺序控制字段 32. 微指令编码：直接表示法、编码表示法（效率最高）、混合表示法 33. 微命令一>微指令->微程序->机器指令 34. 流水线断流：资源相关、数据相关、控制相关 控制相关由转移指令引起 数据冲突：RAW、WAR、WAW 

流水线利用时间并行性，超标量流水技术利用空间并行性 35. 总线按传送信息类型：数据总线、地址总线、控制总线 36. 总线仲裁电路：集中式仲裁、分布式仲裁 集中式仲裁：链式查询方式（连线最少）、计数器定时查询方式、独立请求方式（响应 最快） 总线定时方式：异步定时：适用于快速和慢速功能模块连接同一总线的情况 同步定时：总线长度较短，各功能模块速度比较接近 37. 存储容量：道密度（沿半径 道/cm）、位密度（b/道）、面密度 平均存取时间：找道时间、等待时间（寻找扇区，是磁盘旋转一周时间的一半） 数据传输率：Dr=Nn，N：道容量，n：转速 38. CPU 与外围设备信息交换方式：程序查询方式、程序中断方式、直接内存访问方式 （DMA）、通道方式 39. 准备就绪标志 BD、允许中端触发器 EI=1 可以发出、中断请求触发器 IR=1 发出了中断 请求、中断屏蔽触发器 IM=1 屏蔽 40. DMA 方式每传送一个数据要用一个存储周期 41. DMA 与 CPU 分时使用内存：停止 CPU 访问内存、周期挪用、DMA 与 CPU 交替访内 42. 计算机将一部分软件永恒存于只读存储器：固件 43. 在微机中，系统日期硬盘参数计算机配置信息存储在 CMOS 内 1. 冯诺依曼设计思想，组成部分 采用存储程序方式，程序和数据放在同一个存储器中，计算机可以再无人干预的情况下 自动完成逐条取出指令和执行指令的任务 机器内部，指令和数据均采用二进制码表示，指令在存储器中按序存放，主要组成部分： 存储器、运算器、控制器、输出输出设备、总线 2. 比较通道、DMA、中断三种基本 I/O 方式的异同点 中断：一般是用于随机出现的任务，一旦提出要求应立即进行，节省了 CPU 的时间开销， 硬件结构稍微复杂 DMA：数据传送速度很高，传送速率仅受内存访问时间的限制，需要更多硬件支持，适 用于内存和高速外设之间大批数据交换的场合（高速传送成组数据） 3. 指令周期、机器周期、时钟周期 时钟周期也称为振荡周期，是时钟脉冲的倒数，是计算机中最基本最小的单位 机器周期，完成一个基本操作所需要的时间，为了便于管理，常吧一条指令的执行过程 划分为若干阶段，每一阶段完成一项工作 指令周期：执行一条指令做需要的时间，一般由若干个机器周期组成，指令不同所需的 机器周期数也不同 4. 总线的同步通信：数据传送操作由同意的时序信号同步定时控制，有严格的时钟周期划 分，总线操作由固定的时序，设备之间没有应答信号，适合各设备速度固定且相差不大 的场合 5. 异步通信：数据传送操作所需时间视情况而定，总线操作周期不固定，没有时钟周期划 分，设备之间采用握手信号的应答方式，适合设备速度差异较大的场合 6. DRAM 的存储元是栅极电容存储电荷，因为存储信息的电和终究有泄露，电荷数不能像 SRAM 的存储元那样由电源经负载管来补充，时间一长信息就会丢失，因此必须设法由 外界按一定规律给栅极充电，按需要补给栅极电容的信息电荷，此过程称为刷新。DRAM 采用读出方式刷新，因此读出过程就是再生过程 

常用的刷新方式：集中式、分散式、CP 异步式 SRAM 存储元触发器/锁存器 7. CPU 的功能： 指令控制：程序顺序控制 操作控制：CPU 管理并产生由内存取出每条指令的操作信号，把各个操作信号送往相应 部件 时间控制：对各个操作实施时间上的控制 数据加工：对数据进行算术运算和逻辑运算处理，完成数据的加工