logo资料库

Design Compiler综合.pdf

第1页 / 共53页
第2页 / 共53页
第3页 / 共53页
第4页 / 共53页
第5页 / 共53页
第6页 / 共53页
第7页 / 共53页
第8页 / 共53页
资料共53页,剩余部分请下载后查看
DC综合1.pdf
DC的作用
DC在设计流程中的位置
什么是综合
为什么要进行DC
DC综合的三个阶段:
综合的目标
如何保证时序满足?
DC时序通路(timing path)的划分原理:
DC四种时序路径的划分
DC时序路径:
时间通路的划分
几个概念
建立时间和保持时间
时序分析
示意图
建立时间约束
保持时间约束
端口延时
输入延时
输出延时
幻灯片编号 21
幻灯片编号 22
幻灯片编号 23
库文件简单说明
工艺库的格式
工艺库的分类
DC综合2
工艺库的分类
DC中的工艺库及其配置
DC的启动:
Set_operating_conditions 设置工作条件命令
Set_wire_load_model设置连线负载模型
Set_wire_load_model设置连线负载模型
Set_wire_load_model设置连线负载模型
Set_driving_cell 设置输入驱动
Set_load 设置输出负载
Set_max_transition 设置最大传输时间
Set_max_capacitance 设置线负载电容
Set_max_fanout设置最大扇出负载
Set_clock_uncertainty 设置时钟不确定性
Set_clock_uncertainty 设置时钟不确定性
Set_clock_uncertainty 设置时钟不确定性
Set_false_path 设置虚假路径
幻灯片编号 17
Set_multicycle_path 设置多周期路径
Set_multicycle_path 设置多周期路径
Set_max_delay 设置最大延迟
Set_max_delay 设置最大延迟
Set_max_delay 设置最大延迟
如何看时序报告:
幻灯片编号 24
幻灯片编号 25
幻灯片编号 26
DC的作用 DC的使用流程 DC时序报告
DC在设计流程中的位置
什么是综合 • 实现在满足设计电路的功能、速度及面积等 限制条件下,将行为级描述转化为指定的技 术库中单元电路的连接。
为什么要进行DC A. RTL代码是理想的情况 B. 实际电路 1>门的延时 2>导线的延时 3>信号的转换时间 4>时钟信号到达各个触发器的时间不相等
DC综合的三个阶段: • 转译(translation): • Translation 是指用HDL语言描述的电路转化为用 GTECH库元件组成的逻辑电路的过程。GTECH是 Synopsys的通用工艺库,它仅表示了逻辑函数的功 能,并没有映射到具体的厂家工艺库,也就是说独 立于厂家工艺的。 • 优化(optimization)和映射(mapping) : • Optimization是根据设计者对电路设定延时和面积等 约束条件对电路进行优化设计的过程。它通过各种 方法尽量满足设计者对电路的要求。 • Mapping把用GTECH库元件构成的电路映射到某一固 定厂家的工艺库上,此时的电路包含了厂家的工艺 参数Library Cells;
综合的目标 得到一个功能和时序都满足的网表: • 面积最小化 • 功耗最小化 • 性能最大化 SME 授课教案 2010年9月9日 星期四
如何保证时序满足? • 将电路划分为各种时序路径 • 计算电路中关键路径的setup time 与 hold time是否满足
DC时序通路(timing path)的划 分原理: • 起点 1> 所有的基本输入端(Primary Input) 2> 所有时序单元的时钟输入端 • 终点 1> 所有的基本输出端(Primary Output) 2> 所有时序单元的数据输入端
分享到:
收藏