logo资料库

简易数显式工频信号相位差测量仪设计参考资料.pdf

发布时间：2022-06-16 发布人：admin 分类：说明书 资料大小：0.55M 资料格式：pdf 举报 版权申诉
第1页 / 共11页
第2页 / 共11页
第3页 / 共11页
第4页 / 共11页
第5页 / 共11页
第6页 / 共11页
第7页 / 共11页
第8页 / 共11页
资料共11页，剩余部分请下载后查看
    8.11 数字频率计设计 一．设计任务 设计一个数显频率计。要求如下： 1． 测量频率采用 4 位 LED 数字码管显示。 2． 频率测量范围 1Hz~1MHz。 3． 分辨率：1Hz。 4． 输入信号波形：正弦波、方波、三角波。 5． 输入信号幅度：0.5~5V。 6． 量程选择：×1、×10、×100 三档。 二．设计方案分析 所谓“频率”就是周期信号在单位时间（1 秒）内变化的次数。若在一定的时间间隔 T 内将信号变化的次数 N 测量出来，即可测量出信号的频率。传统的测量频率的方法就是直接测频法。为了说明直 接测频法的工作原理，可参考图 8.68 所示的方框图。首先将被测量的信号通过脉冲整形电 路转换成脉冲信号，然后将其输入到“闸门”的一个输入端。“闸门”的另一个输入信号是 来自“门控电路”的输出，“门控电路”信号的输出时间 T 非常准确，T 是由一个高稳定的 石英晶体振荡器和一系列的分频器形成的，当“门控电路”输出时间 T 时，“闸门”被打开， 被测量的脉冲信号通过闸门，送入到计数、译码显示电路上，若选择合适的 T(假设 1 秒)， 则计数器计数的脉冲个数就是要测量的信号的频率。由于“闸门”的开启时刻与计数脉冲之 间的时间关系是不相关的，即它们在时间上是随机的，所以测频存在“±1”误差，在 T(一 般 1 秒)一定时，计数频率越高，测频相对误差越小；反之计数频率越低，测频的相对误差 越大。所以直接测频法适合于测量高频信号的频率。 图 8.68 直接频率测量原理图 另外为了能够稳定的显示测量信号的频率，实际电路中还应加入逻辑控制单元，为了 扩大测量信号的频率范围，还要有量程扩展电路等。一个实用的频率计电路的组成框图如图 8.69 所示。时基信号产生电路主要由晶体振荡器和分频器组成，产生我们所需要的不同频率 （例如 1Hz、10Hz、100Hz）的时标信号，通过“闸门时间”选择开关 S 选出我们需要的时标 信号，并加到“门控电路”电路，例如当 S 打在位置 1Hz 时，“门控电路”产生 T=1s 的门控信 号，此时频率计量程相当于×1；当 S 打在位置 10Hz 时，“门控电路”产生 T=0.1s 的门控信号， 此时频率计量程相当于×10。逻辑控制单元电路就是控制计数器正常顺序工作的，控制电路 的作用是：其一，产生锁存信号，使显示的数字稳定。其二，产生定时清零信号，使计数器 每次从零开始计数，控制电路的各点时序波形图如图 8.70 所示。 信号放大、整形输入信号f闸门门控信号T计数、显示
    图 8.69 数字频率计系统组成框图 图 8.70 数字频率计控制电路的工作波形图 三．主要单元电路参考设计 1．放大整形电路 为了能够正确测量小信号幅值的频率，首先要把小信号放大到合适的幅度，在进行将其 整形成同频率的脉冲 信号，然后对脉冲信号计数。图 8.71 电路就是实现了这个功能，三极管 T 组成放大器，要 求放大器的频带要足够宽。CD4093 是施密特触发器，其整形作用。 图 8.71 输入信号放大整形电路 信号放大、整形输入信号f闸门门控信号T计数器锁存、译码器显示器门控电路逻辑控制晶体振荡器分频器1Hz10Hz100HzS锁存信号清零信号TXf闸门信号计数脉冲锁存信号清零信号&+_+5V10kRb110k50kRwRb2Re1kRc4.3kT9013Ce++470uF470uF0.01uFC1C2ViCD4093Xf
    2．晶体振荡及时标信号产生电路 晶体振荡器选择输出频率为 1MHz 的有源晶体振荡器。有源晶振一般都采用金属外壳 封装，而且采用完全密封方式，所以工作稳定，使用简单，只要外加正确电源电压，即可输 出稳定的信号。 时标信号产生电路是将有源晶体振荡器输出的 1MHz 信号经过由集成同步十进制计数 器 CD4518 组成的一系列十分频器构成的，电路如图 8.72 所示。CD4518 是一个双十进制计 数器，要得到 1Hz、10Hz、100Hz 的标准时标信号，采用 3 片 CD4518 即可。 3．门控及逻辑控制电路 图 8.72 时标信号产生电路 门控及逻辑控制电路的各点波形的要求如图 8.70 所示。其基本功能是：在时标脉冲信 号的作用下，首先输出一个门控标准时间 T（例如 1s），在这个时间内，计数器记录下输入 脉冲的个数；然后逻辑控制电路发出一锁存保持信号，使记录下的脉冲个数被锁存并显示； 最后逻辑控制电路输出一清零脉冲，使计数器的原记录数据被清零，准备下次计数。图 8.73 所示电路即可实现上述功能。 有源晶体振荡器1MHz1CP1EN+5V+5V1MHz1R2R2CP1Q32EN2Q3Hz1041CP1EN1R2R2CP1Q32EN2Q31CP1EN1R2R2CP1Q32EN2Q3CD4518CD4518CD45181Hz10Hz100HzS5V1K1R5V2R1JF11Q2CP5V2J2KQ274LS765V4CD4538ACD4538B123561QC110uFR1100k5VC21uFR2100k152Q14111312910锁存信号2Q清零信号1CP1uF10k门控信号&Xf至计数器时标信号F2
    图 8.73 门控及逻辑控制电路 在图 8.73 电路中，双 JK 触发器 74LS76 中的 F1 触发器用来产生计数门控脉冲，假设 F1、F2 触发器的初始状态均为零，当第一个时标脉冲 CPS 到来时，F1 的输出 1Q 变为‘1’， 此时被测量的脉冲就通过闸门 G 送入计数器；当第二个时标脉冲到来时，F1 的输出 1Q 由‘1’ 变为‘0’，同时产生一个下跳沿，F2 触发器的输出 2Q 变为‘1’，2 为‘0’，此时 F2 的输出 对时标信号起到了“封锁”，若时钟 CPS 选用周期为 1s，则 1Q 输出门控信号的高电平宽度 为 1s，这时计数器记录的便是 1s 内的输入脉冲个数，即输入信号的频率。“锁存”信号和“清 零”信号是由集成单稳态触发器 CD4538 实现的，CD4538 是双可重复触发的单稳态触发器， 触发方式灵活。当 1Q 由‘1’变‘0’时，CD4538A 被触发，输出一个“锁存”信号，用 于锁存计数器的输出数据不变，“锁存”时间一般选择零点几秒到几秒，本设计选择在 1s 左右。当“锁存”信号结束时，CD4538B 被触发，它输出一个“清零”信号，“清零”信号 的脉冲较窄，一般选择 0.1s 左右，该信号的作用一方面使计数器的数据清零，另一方面使 F2 触发器被清零，2 变为‘1’，为下一次测量做好准备；故 F2 是闭锁触发器，它保证在 F1 形成一次门控信号后，需要间隔显示和清零两段时间后，才可再形成下一次门控信号。 图中 R—C 网络是开机复零电路，目的使 F1 的初始状态处于“0”状态。 4、计数、锁存、译码、显示电路 根据设计任务要求最大输入信号频率为 1MHz，采用 4 位 LED 显示，所以最大量程扩 展×100。计数器采用两片 CD4518 即可完成，CD4518 具有异步清零功能。BCD 码显示译码 器选用 CD4511。CD4511 译码器用于驱动共阴极 LED 数码管，它是将锁存、译码、驱动三 种功能集于一身的集成电路。锁存器的作用是避免在计数过程中出现跳数现象，便于观察和 记录。其中 LE 端是锁存控制端，LE=0 时选通，LE=1 时锁存，将单稳态触发器 CD4538A 的输出“锁存”信号连接显示译码器 CD4511 的 LE 端，可得到正常的显示；将单稳态触发 器 CD4538B 的输出“清零”信号清零单稳态触发器连接到十进制计数器 CD4518 的清零端 （高电平清零）即可。图中连接在 LED 数码管公共端对地的电阻是限流电阻。 QQ1EN1R2R2CP1Q32EN1CP+5V1Q0DCBA+5VBILTCD4511LECD45181CP1R2R2CP2EN1EN2Q01Q0CD4518DCBABILTCD4511LE2Q32Q31Q3ag200ga200gaag+5V锁存信号计数脉冲清零信号
    图 8.74 计数、锁存、译码显示电路 四．电路安装与调试 1．在安装电路之前，应仔细查阅本设计所用的电子元器件及集成电路的参数、功能及管 脚排列，画出单元电路及系统电路的安装图。 2．放大整形电路的调试。在电路加电前，首先检查电路的安装有无短路、开路及连接 有无错误。待电路正确无误后，加上电源，在无输入信号下，调节基极电位器 RW，使三极 管的集电极直流电位大约等于 2V 左右。然后输入大小等于 0.5V，频率等于 1KHz 的正弦波 信号，用示波器观察 CD4093 的输出波形是否正确。 3．晶体振荡及时标信号产生电路调试。在检查安装正确无误后，加入电源电压，首先用 示波器观察 1MHz 有源晶体振荡器的输出波形是否正确，然后用示波器逐级观察由 CD4518 组成的分频器的输出波形。 4．计数器、锁存译码及显示单元单路调试。在检查安装正确无误后，加入电源电压。将 计数器的清零端接地，译码器 CD4511 的 LE 端接地。将一标准频率为 1~10Hz 的方波信号 输入到计数器的计数脉冲输入端，观察 LED 数码管显示数字发的变化是否正确。 5．门控及逻辑控制电路调试。将一频率为 10Hz 的标准方波信号输入到门控电路中，把 示波器扫描速度打在最低处，分别观察“门控输出”、“锁存信号”、“清零信号”各点的波形 变化情况。 6．整机联调。将以上调试好的单元电路相互连接起来，输入一个被测信号，观察实际测 试的频率值是否准确，同时分析误差大小。 思考题 1．测量低频信号时，利用直接频率测量方法可能有较大的误差，人们一般采用“测量周 期”的方法，是试简述测量周期来实现测量频率的工作原理，并画出原理图。 2．在数字频率计中，逻辑控制电路的作用是什么？是否可用其他的器件来实现逻辑控制 功能？画出设计的逻辑控制电路。 3．在晶体振荡器电路中，本设计采用了有源晶体振荡器。如果现有 1MHz 的无源振荡器 元件，试设计出产生标准时标信号的电路（产生 1Hz 信号）。 4．在该数字频率计中，输入信号放大电路能否采用通用型集成运算放大器 LM741 实现？ 为什么？试设计一个利用集成运算放大器实现并满足要求的信号放大电路。 5．在单稳态触发器中，什么叫做可重复触发？什么叫不可重复触发？在电路图 8.73 中， 试画出在时标信号作用下，电路各点的输出波形。 8.13 工频数字相位差测量仪设计 一．设计任务 设计一个可以测量两个工频（50Hz）信号相位大小的仪表，要求如下： 1． 相位大小采用数字显示。 2． 相位分辨率 0.1o。 3． 能够指示两信号的超前或滞后关系。 4． 输入正弦信号的峰—峰值变化范围 1～5V。 二．设计方案分析
    测量两个同频率信号的相位差，在电力、测量、通讯等领域有着广泛的应用。测量两个 工频信号的相位差，对以计算电网电能，正确实施功率因数补偿，更加具有现实的经济意义。 数字化测量两信号相位差的原理如下。 1．相位瞬时测量原理 数字式瞬时测量电路简化如图 8.79。首先将两同频率的正弦信号经过放大、整形变换 成同频率的方波信号； 两方波信号经鉴相电路，输出脉冲的宽度正比于信号的相位差；鉴相器的输出控制一闸门， 在两信号相位差时间内，闸门打开，频率为 f0 的标准脉冲进入到计数器，则计数器的输出正 比于两信号的相位差。各点的工作波形图如图 8.80 所示。设两信号的过零时刻之间的时间 差为 Tx，在 Tx 时间内通过的脉冲个数为 N0，所以 ，式中 T0 为计数脉冲的周期。 设被测信号的频率为 f，两信号的相位差为 ，则 ，显然等式左边就 是两信号的相位差： ，可见信号的相位差正比于计数脉冲的个数。但是该 表达式信号的相位差还和被测信号的频率有关，所以不能直接测量出信号的相位差。故该方 法适合于测量固定频率信号的相位差，不适合于测量两信号频率变化的情况。 图 8.79 相位瞬时测量原理框图 00TNTx0022TNfTfx000360NfT整形电路A整形电路B鉴相电路闸门标准脉冲计数器、显示器1v2vAVBVVo0f'0V
    图 8.80 瞬时相位测量工作波形 2．相位平均值测量原理 为了消除被测信号频率对测量结果的影响，可以采用测量信号相位差平均值的方法实现， 其工作原理如图 8.81 所示。该原理图只是增加了第二个闸门和分频器两部分，分频器的作 用是产生一个控制第二个闸门开通的时间 T2，T2=αT0，其中 α 是分频系数，另外要求 T2 远 大于被测信号的周期 T。可见在 T2 开启第二个闸门开通的时间里，有许多组脉冲通过第二 个闸门进入计数器，每组脉冲的个数为 N0。因此进入计数器总的脉冲个数为： 。 又因为 ，所以 。 其中 α 是常数。可见，无论测量什么频率的信号，两信号的相位差总是与计数器所计的脉冲 个数成正比，与信号的频率无关。 V1V2ttAVBVVottt'0V02NTTN00000360360TTfTN0000002360360360TTTTTTN整形电路A整形电路B鉴相电路闸门1标准脉冲2vAVBVVo1v闸门2分频器ToT2计数器、显示器'0V
    图 8.81 相位平均测量原理框图 由于本设计是测量工频信号（50Hz）的相位差，考虑到设计电路的经济性等，故选择 相位瞬时测量电路即可。为了能够正确显示两信号相位差的大小，实际电路中还应有控制逻 辑电路，其目的是顺序产生“测量→锁存→清零”工作时序信号，保证系统的正常工作。 三．主要单元电路参考设计 1．整形及鉴相电路 该电路的主要作用是将正弦波信号经过过零比较器变换成占空比等于 50%的方波信号， 将后将两正弦波信号之间的相位差检测出来，典型的电路如图 8.82。过零比较器采用 LM393， 采用±5V 供电。将两路同频率方波信号经“异或门电路”后，其输出脉冲宽度正比于两信 号的相位差，输出波形如图。 图 8.82 整形及鉴相电路 2．相位超前/滞后判别电路 电路图 8.83 的作用于判定两输入信号的相位差的正、负，假设 A 信号表示电压，B 表 示同相电流信号，当 A 信号超前 B 信号时，表示负载是感性；当信号 A 滞后信号 B 时，表 示示负载是容性。将 A 信号作为上升沿触发的 D 触发器的触发信号，B 信号接 D 触发器的 数据输入端，若 A 信号超前 B 信号，则 D 触发器的输出为“0”；反之 D 触发器的输出为“1”。 相位超前、滞后可以采用不同颜色的发光二极管指示。 图 8.83 相位超前/滞后判别电路 3．逻辑控制电路 该电路的要求是在鉴相器输出脉冲信号作用下，产生一个控制脉冲计数器电路的计数 t+--+A1A2LM393LM393+5V-5V+5V5.1k5.1k1k1k1k1kV1V2=174LS86AVBVRRVoD D 1N4148510510DCPQQ510510红绿AVBVAVBVQ0AVBVQ1
    分享到：
    赞 收藏

    相关推荐

    资料库

    行业

    共收录7266份资料，累计15个分类，关注成员有19位，主要包括：物流,旅游,餐饮零售,网络游戏,咨询,金融,电子政务,外包,教育,制造,医疗,嵌入式,互联网,交通,电信

    热门标签

    物流 旅游 餐饮零售 网络游戏 咨询 金融 电子政务 外包 教育 制造 医疗 嵌入式 互联网 交通 电信

    最新资料