一. 实验目的 1. 掌握 16 位串/并进位运算器工作原理及设计方法了解进位方式对运算 器速度的影响 2. 了解 74181 和 74182 芯片的使用方法 二.实验内容 利用 4 个 74181 和 1 个 74182 构造 16 位的运算器，该运算器采用分组进位 方式，组间可以采用串行进位（不使用 74182 芯片），也可以采用并行进位（使 用 74182 芯片） 。 三.实验要求 1. 利用 EDA 工具（MAX-PLUS II）和 VHDL 语言描述 16 位运算器. 分别描述组间进位并行（并－并）和组间进位串行（并－串）的 16 位 运算器。 2. 利用仿真工具分别测试 16 位组间串行和组间并行运算器的最大进位延 迟时间。 四.说明 1. 设计时使用的 74181 为负逻辑，0 为有效电平。 2. 请将结束时间设置为 1.0ns，以便于观察延迟，延迟时间是纳秒级的 3. 由于 soft 部件太多，在原理图中未画出，两个元件之间的连接使用了 soft 部件 五. 实验中遇到的问题和解决方法 1. 不知道 altera 提供的 74181 的芯片管脚，后在目录中找到其定义文件， 获得接口。 

2. 不知道 soft 元件的使用方法。原想将端口直接相连，后发现有问题，改 为用信号过渡。 3. 波形仿真的问题，最开始将结束时间设置过大，发现没有延迟时间，一 开始便出现结果。后经多次检查程序确信程序本身无错，最后使用默认 结束值，观察到延迟时间，解决问题。 六.实验原理图及仿真波形图 串行加法器 1. 实验原理框图 6.1.1 内部连线图 

6.1.2 外部接口图 2. 仿真波形 6.2.1 仿真波形图 

并行加法器 1. 实验原理框图 2. 仿真波形图