PCIE 系统架构及物理层一致性测试.pdf

发布时间：2022-05-29 发布人：admin 分类：说明书资料大小：1.50M 资料格式：pdf 举报版权申诉

sheny123-6236275-4744302542899697705.pdf-第1页.png

第1页 / 共40页

sheny123-6236275-4744302542899697705.pdf-第2页.png

第2页 / 共40页

sheny123-6236275-4744302542899697705.pdf-第3页.png

第3页 / 共40页

sheny123-6236275-4744302542899697705.pdf-第4页.png

第4页 / 共40页

sheny123-6236275-4744302542899697705.pdf-第5页.png

第5页 / 共40页

sheny123-6236275-4744302542899697705.pdf-第6页.png

第6页 / 共40页

sheny123-6236275-4744302542899697705.pdf-第7页.png

第7页 / 共40页

sheny123-6236275-4744302542899697705.pdf-第8页.png

第8页 / 共40页

文本预览

PCIE 系统架构及物理层一致性测试

PCIE系统架构 PCIE 2 2009-9-21 高速信号完整性工程师培训课程

PCIE 协议的分层 PCIE设备A 设备核心 PCIE设备B 设备核心设备核心逻辑接口设备核心逻辑接口处理层（事务层）处理层（事务层）数据链路层数据链路层物理层物理层 3 2009-9-21 高速信号完整性工程师培训课程

PCIE 各层的主要功能 • 1.处理层/事务层(Transaction Layer): 处理层按功能可以分为主要负责存储器，I/O，配置，消息事务的处理，具体动作包括地址空间的寻址，路由，流量控制，中断处理，端口以及虚拟通道的仲裁，QOS，高级电源管理，寄存器配置等。 • 2.数据链路层(Data Link Layer): 数据链路层主要是保证各链路完整的对数据进行传输，具体动作包括对处理层数据进行封包，链路层CRC检测，接收应答，链路层初始化等。 • 3 物理层(Physical Layer) 物理层又分为逻辑物理层和电气物理层，进行各链路的物理传输，具体动作包括对上层数据进行封包，字节拆分，加扰，8b/10b编码，链路定向和初始化，链路电源管理，复位，物理信号的传输等。 4 2009-9-21 高速信号完整性工程师培训课程

系统发送/接收逻辑内存，I/O,配置请求或消息请求发送发送接收处理层处理层数据包（TLP）头数据 ECRC 每条VC的发送缓冲区流控虚拟信道管理排序处理层数据包（TLP）头数据 ECRC 每条VC的发送缓冲区链路数据包链路数据包(DLLP) 链路数据包 (DLLP) 链路数据包序列 TLP LCRC ACK/NAK CRC ACK/NAK CRC 序列 TLP LCRC TLP重放缓冲区多路复用器物理数据包 TLP错误检查多路复用器物理数据包开始链路数据包结束开始链路数据包结束链路层物理层编码并串转换差分驱动输出链路定向端口解码串并转换差分接收 5 2009-9-21 高速信号完整性工程师培训课程

物理层发送/接收逻辑来自链路层的数据发往链路层的数据发送缓冲区开始/结束/空闲/填充代码接收数据缓冲区控制字符多路复用器 D/K# 去处开始/结束/空闲/填充字符和数据包检查 D/K# 字节拆分(通道N=0,1,2….31) 字节反拆分(通道N=0,1,2….31) D/K# N=0,1,2..N 扰频器 D/K# 发送器本地PLL 8b/10b 编码器发送时钟 D/K# 扰频器 D/K# 8b/10b 编码器 D/K# 去扰频器 D/K# 8b/10b 解码器 N=0,1,2..N 接收器本地PLL 接收时钟 D/K# D/K# 去扰频器 8b/10b 解码器并串转换 TX 并串转换串并转换/弹性缓冲区串并转换/弹性缓冲区 N=0,1,2..N TX 恢复时钟 RX N=0,1,2..N 恢复时钟 RX 6 2009-9-21 高速信号完整性工程师培训课程

物理层各部分逻辑功能-多路复用逻辑多路复用逻辑将来自缓冲区的数据包字符选通到字节拆分逻辑（仅在链路实现多 • • • • 通道数据传输时才需要），多路复用器的输入内容主要有以下四项： 1：发送数据缓冲区。选通时D/K#置为高电平。 2：开始/结束字符。这些控制字符被附加到每个TLP和DLLP的开始和结束位置。如STP,SDP; End Good TLP, End Bad TLP.此时D/K#信号被置为低电平。 3：有序集。有序集包括K字符和D字符。 4：逻辑空闲序列。在无数据发送时，链路会发送逻辑空闲字符，而不是让链路处于浮空状态，保证链路有信号切换，从而使接收器的PLL能与发送器时钟保持同步。它由D字符构成。 7 2009-9-21 高速信号完整性工程师培训课程

物理层各部分逻辑功能-字节拆分逻辑 • 当一个端口实现有多条数据通道(lane)时，数据包的数据由字节拆分逻辑部件拆分到 2,4,6,8,16,32条通道上。以PCIE 4X为例字符7 字符6 字符5 字符4 字符3 字符2 字符1 字符0 字符8 字符4 字符0 Lane 0 字符9 字符5 字符1 Lane 1 字符10 字符6 字符2 字符11 字符7 字符3 Lane 2 Lane 3 8 2009-9-21 高速信号完整性工程师培训课程

分享到：

赞收藏

资料库

PCIE 系统架构及物理层一致性测试.pdf

相关推荐

开发技术

热门标签

最新资料