同步可逆计数器和序列检测器,数字电路实验,华中科技大学.doc

发布时间：2022-06-13 发布人：admin 分类：说明书资料大小：0.20M 资料格式：doc 举报版权申诉

2890bb94-32df-4bc4-b5e6-692f6e6d035a.doc.pdf-第1页.png

第1页 / 共8页

2890bb94-32df-4bc4-b5e6-692f6e6d035a.doc.pdf-第2页.png

第2页 / 共8页

2890bb94-32df-4bc4-b5e6-692f6e6d035a.doc.pdf-第3页.png

第3页 / 共8页

2890bb94-32df-4bc4-b5e6-692f6e6d035a.doc.pdf-第4页.png

第4页 / 共8页

2890bb94-32df-4bc4-b5e6-692f6e6d035a.doc.pdf-第5页.png

第5页 / 共8页

2890bb94-32df-4bc4-b5e6-692f6e6d035a.doc.pdf-第6页.png

第6页 / 共8页

2890bb94-32df-4bc4-b5e6-692f6e6d035a.doc.pdf-第7页.png

第7页 / 共8页

2890bb94-32df-4bc4-b5e6-692f6e6d035a.doc.pdf-第8页.png

第8页 / 共8页

文本预览

课程实验报告课程名称：数字电路与逻辑设计专业班级：计实 1001 班学号：U201014488 姓名：王宸敏指导教师：周次：第十周同组人员：熊凯报告日期：2012 年 5 月 18 日计算机科学与技术学院

【内容 A】一、实验名称利用所给组件，设计一个同步模 4 可逆计数器，其框图如图 5.9 所示。图中，X 为控制变量，当 X=0 是进行加一计数，X=1 时进行减一计数；Y2、Y1 为计数状态；Z 为进位或借位输出信号。二、实验目的掌握同步时序电路实验的设计方法，验证所设计的同步时序逻辑电路，加深对“同步” 和“时序”这两个名词的理解。三、实验所用仪器和组件 1. 双 D 触发器组件 2 片，型号为 74LS74 2. 负沿双 JK 触发器 2 片，型号为 74LS73 3. 二输入四“与非”门 2 片，型号为 74LS00 4. 二输入四“或非”门 1 片，型号为 74LS02 5. 三输入三“与非”门 1 片，型号为 74LS10 6. 二输入四“异或”门 1 片，型号为 74LS86 7. 六反相器组件 2 片，型号为 74LS04 四、实验设计方案及逻辑图 1.首先画出状态图如下：

2.做出真值表如下所示： Y1 X Y2 1 ny 2 1 ny 1 D2 D1 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 1 0 0 1 1 0 0 1 0 1 1 0 1 0 1 0 0 1 1 0 0 1 0 1 0 1 0 1 0 1 3.由真值表得到 D1、D2 及 Z 的卡诺图如下： 1 0 0 1 1 0 0 1 Z 0 0 1 0 1 0 0 0 D2： D1： Z： X y2y1 0 1 D 2  00 0 1 01 1 0 11 0 1 10 1 0 yyxyyx 12 1 2   yyxyxy 1 12 2   1 yyx  2 X y2y1 0 1 1 yD  1 X y2y1 0 1 00 1 1 00 0 0 01 0 0 01 0 1 11 0 0 11 1 0 10 1 1 10 0 0 yyxyyxZ 12 1 2    yyxyyx 12 1 2 

4.由 D1、D2 及 Z 的表达式可以设计出电路图如下，采用 D 触发器：五、描述实验现象，并运用所学的知识进行分析、处理及讨论 1.当输入 x=0 时，电路实现的是模 4 加法，即每来一个脉冲计数状态加一，同时逢 4 进位，即输出 z=1。因为电路图是按照状态图、真值表、状态表、表达式得到的，因此实现的正好是满足功能的电路。 2.当输入 x=1 时，电路实现的是模 4 减法，即每来一个脉冲计数状态减一，同时逢 4 借位，即输出 z=1。因为电路图是按照状态图、真值表、状态表、表达式得到的，因此实现的正好是满足功能的电路。【内容 B】一、实验名称利用所给组件按 Mealy 型和 Moore 型同步时序逻辑电路的设计方法设计一个“1001” 序列检测器，其框图如图 5.10 所示。该电路的逻辑功能是，在输入端 X 上串行输入随机二进制码，输入信号为电平信号。每当输入的代码中出现“1001”序列时，在输出端 Z 产生一个高电平，即 Z=1，其他情况下 Z=0。典型输入、输出序列如下： X: 0 1 0 0 1 0 1 0 1 1 0 0 1 0 0 1 Z: 0 0 0 0 1 0 0 0 0 0 0 0 1 0 0 1

二、实验目的掌握同步时序电路实验的设计方法，验证所设计的同步时序逻辑电路，加深对“同步” 和“时序”这两个名词的理解。三、实验所用仪器和组件 1. 双 D 触发器组件 2 片，型号为 74LS74 2. 负沿双 JK 触发器 2 片，型号为 74LS73 3. 二输入四“与非”门 2 片，型号为 74LS00 4. 二输入四“或非”门 1 片，型号为 74LS02 5. 三输入三“与非”门 1 片，型号为 74LS10 6. 二输入四“异或”门 1 片，型号为 74LS86 7. 六反相器组件 2 片，型号为 74LS04 四、实验设计方案及逻辑图 1. 依题意可知，可以设有 5 种状态： A：表示初状态； B：表示接收到‘1’； C：表示接收到‘10’； D：表示接收到‘100’； E：表示接收到‘1001’ 2. 画出状态图如下： 3. 由状态图得到状态表如下： X=0 A/0 C/0 D/0 A/0 C/0 X=1 B/0 B/0 B/0 E/1 B/0 A B C D E

4. 由状态表作隐含表进行状态化简：由隐含图可知，B、E 是等效类，因此可以将 B、E 合并，其中令 a=A, b={B,E}, c=C, d=D 化简后的状态表如下所示： x=0 a/0 c/0 d/0 a/0 x=1 b/0 b/0 b/0 b/1 a b c d 5. 根据化简后的状态表，按照相邻法则编码得到： a=00, b=01, c=11, d=10, 即： x=0 00/0 11/0 10/0 00/0 x=1 01/0 01/0 01/0 01/1 00 01 11 10 6. 采用 D 触发器，得到真值表如下： X 0 0 0 0 1 1 1 1 Y2 0 0 1 1 0 0 1 1 Y1 0 10 1 0 0 1 1 0 1 ny 2 1 ny 1 D2 D1 0 1 1 0 0 0 0 0 0 1 0 0 1 1 1 1 0 1 1 0 0 0 0 0 0 1 0 0 1 1 1 1 Z 0 0 0 0 0 0 0 1 7. 再由真值表得到 D2、D1 及 Z 的卡诺图和表达式： D2： X y2y1 0 1 00 0 0 D 2  01 1 0 11 1 0 10 0 0 yxyx 1 1  

X y2y1 0 1 00 0 1 01 1 1 11 0 1 10 0 1 yyxD 2 1 1    yyx 2 1   D1: Z: X y2y1 0 1 00 0 0 01 0 0 11 0 0 10 0 1 yyxZ 21   yyx 2 1  8. 由 D1、D2 及 Z 的表达式可以设计出电路图如下，采用 D 触发器：五、描述实验现象，并运用所学的知识进行分析、处理及讨论输入典型序列时，当且仅当出现“1001”序列时输出为 1，其它情况下输出为 0。因为电路图是按照状态图、真值表、状态表、表达式得到的，再通过一些逻辑门的组合输出结果，因此实现的正好是满足功能的电路。六、回答思考题 1. 同步时序电路与组合电路有何区别？答：同步时序电路中用到了触发器，其中触发器能够保存电路之前的状态，使得电路的输出可以与输入和之前的状态相关；而组合电路不具有保存电路状态的功能。 2. 你所设计的电路中是否存在多余状态？若有，将会电路的正常工作状态产生怎样的影响？

答：由于我设计的电路中进行了状态化简，因此是最简的电路，不存在多余状态。若有多余的状态，不会对电路得到的结果产生影响，只会产生一定的时延。 3. Mealy 型和 Moore 型同步时序电路的主要区别是什么？答：Mealy 型与状态和当前的输入有关，而 Moore 只与状态有关。七、实验感受及体会本次实验主要是进行同步时序电路的设计，第一个实验的内容比较简单，相当于题目已经给好了各状态的编码，通过状态图、状态表得到真值表、卡诺图以及表达式就可以设计出符合条件的逻辑电路了。唯一需要注意的就是通过表达式将其化简成使用最少的逻辑门的电路，使电路最简，同时功能齐全。第二个实验就需要根据所给状态进行状态化简，在利用相邻编码的原则进行编码，之后的过程就和第一个实验的是一样的了。第二个实验考查了我们较为全面的能力，也很好的培养了、锻炼了我们分析问题的能力和动手能力。在进行电路连接的时候也要求我们要细心仔细，一个人进行接线，另一个人在一旁检查错误，也锻炼了两个人之间的团结合作的能力。总而言之，这次的实验对我们的各种能力的提高很有帮助！

分享到：

赞收藏

资料库

同步可逆计数器和序列检测器,数字电路实验,华中科技大学.doc

相关推荐

课程资源

热门标签

最新资料