ad9361数据手册.pdf-资料库

特性集成12位DAC和ADC的RF 2×2收发器频段：70 MHz至6.0 GHz 支持TDD和FDD 可调谐通道带宽：<200 kHz至56 MHz 双通道接收器：6路差分或12路单端输入出色的接收器灵敏度，噪声系数为2 dB(800 MHz，本振(LO)) RX增益控制实时监控和控制信号用于手动增益独立的自动增益控制双发射器：4路差分输出高线性度宽带发射器 TX EVM：≤− 40 dB TX噪声：≤−157 dBm/Hz本底噪声 TX监控器：动态范围≥66 dB，精度=1 dB 集成小数N分频频率合成器最大LO步长：2.4 Hz 多器件同步 CMOS/LVDS数字接口应用点对点通信系统毫微微蜂窝/微微蜂窝/微蜂窝基站通用无线电系统概述 AD9361是一款面向3G和4G基站应用的高性能、高集成度的射频(RF)Agile Transceiver™捷变收发器。该器件的可编程性和宽带能力使其成为多种收发器应用的理想选择。该器件集RF前端与灵活的混合信号基带部分为一体，集成频率合成器，为处理器提供可配置数字接口，从而简化设计导入。AD9361工作频率范围为70 MHz至6.0 GHz，涵盖大部分特许执照和免执照频段，支持的通道带宽范围为不到 200 kHz至56 MHz。两个独立的直接变频接收器拥有首屈一指的噪声系数和线性度。每个接收(RX)子系统都拥有独立的自动增益控制 (AGC)、直流失调校正、正交校正和数字滤波功能，从而消除了在数字基带中提供这些功能的必要性。AD9361还拥有灵活的手动增益模式，支持外部控制。每个通道搭载两个高动态范围ADC，先将收到的I信号和Q信号进行数字化处理，然后将其传过可配置抽取滤波器和128抽头有限脉冲响应(FIR)滤波器，结果以相应的采样率生成12位输出信号。 RF捷变收发器 AD9361 功能框图 AD9361 RX LO TX LO ADC ADC DAC DAC E C A F R E T N I A T A D P0_[D11:D0]/ TX_[D5:D0] P1_[D11:D0]/ RX_[D5:D0] C D A C A D C A D GPO RADIO SWITCHING CTRL PLLs CLK_OUT RX1B_P, RX1B_N RX1A_P, RX1A_N RX1C_P, RX1C_N RX2B_P, RX2B_N RX2A_P, RX2A_N RX2C_P, RX2C_N TX_MON1 TX1A_P, TX1A_N TX1B_P, TX1B_N TX_MON2 TX2A_P, TX2A_N TX2B_P, TX2B_N SPI CTRL AUXADC AUXDACx XTALP XTALN NOTES 1. SPI, CTRL, P0_[D11:D0]/TX_[D5:D0], P1_[D11:D0]/RX_[D5:D0], AND RADIO SWITCHING CONTAIN MULTIPLE PINS. 图1. 1 0 0 - 3 5 4 0 1 发射器采用直接变频架构，可实现较高的调制精度和超低的噪声。这种发射器设计带来了行业最佳的TX EVM，数值不到<−40 dB，可为外部功率放大器的选择留出可观的系统裕量。板载发射(TX)功率监控器可以用作功率检测器，从而实现高度精确的TX功率测量。完全集成的锁相环(PLL)可针对所有接收和发射通道提供低功耗的小数N分频频率合成。设计中集成了频分双工(FDD) 系统需要的通道隔离。还集成了所有VCO 和环路滤波器器件。 AD9361的心核可以直接用1.3 V稳压器供电。IC通过一个标准四线式串行端口和四个实时I/O控制引脚进行控制。全面的省电模式可将正常使用情况下的功耗降至最低。 AD9361采用10 mm × 10 mm、144引脚芯片级球栅阵列封装 (CSP_BGA)。 Rev. D Document Feedback Information furnished by Analog Devices is believed to be accurate and reliable. However, no responsibility is assumed by Analog Devices for its use, nor for any infringements of patents or other rights of third parties that may result from its use. Specications subject to change without notice. No license is granted by implication or otherwise under any patent or patent rights of Analog Devices. Trademarks and registered trademarks are the property of their respective owners. One Technology Way, P.O. Box 9106, Norwood, MA 02062-9106, U.S.A. Tel: 781.329.4700 ©2013 Analog Devices, Inc. All rights reserved. www.analog.com Technical Support ADI中文版数据手册是英文版数据手册的译文，敬请谅解翻译中可能存在的语言组织或翻译错误，ADI不对翻译中存在的差异或由此产生的错误负责。如需确认任何词语的准确性，请参考ADI提供的最新英文版数据手册。

工作原理....................................................................................... 33 一般特性.................................................................................. 33 接收器 ...................................................................................... 33 发射器 ...................................................................................... 33 时钟输入选项......................................................................... 33 频率合成器 ............................................................................. 34 数字数据接口......................................................................... 34 使能状态机 ............................................................................. 34 SPI接口..................................................................................... 35 控制引脚.................................................................................. 35 GPO引脚(GPO_3至GPO_0)................................................ 35 辅助转换器 ............................................................................. 35 AD9361的供电 ....................................................................... 35 封装和订购信息.......................................................................... 36 外形尺寸.................................................................................. 36 订购指南.................................................................................. 36 AD9361 目录特性.................................................................................................. 1 应用.................................................................................................. 1 功能框图......................................................................................... 1 概述.................................................................................................. 1 修订历史......................................................................................... 2 技术规格......................................................................................... 3 功耗—VDD接口 ...................................................................... 8 功耗—VDDD1P3_DIG和VDDAx (全部1.3 V电源相结合) ........................................................ 10 绝对最大额定值..................................................................... 15 回流温度曲线......................................................................... 15 热阻 .......................................................................................... 15 ESD警告................................................................................... 15 引脚配置和功能描述................................................................. 16 典型性能参数 .............................................................................. 20 800 MHz频段 .......................................................................... 20 2.4 GHz频段............................................................................ 25 5.5 GHz频段............................................................................ 29 修订历史 2013年11月—修订版C至修订版D 更改“订购指南”........................................................................... 36 2013年9月—修订版C：初始版 Rev. D | Page 2 of 36

AD9361 规格除非另有说明，电气特性在VDD_GPO = 3.3 V，VDD_INTERFACE = 1.8 V，所有其他VDDx引脚= 1.3 V，TA = 25°C下测得。表1. 参数1 接收器，一般中心频率增益最小值最大值符号最小值 70 增益步进接收信号强度指示器档位准确度接收器，800 MHz 噪声系数三阶输入交调载点二阶输入交调载点本振(LO)泄漏正交增益误差相位误差调制精度(EVM) 输入S11 RX1至RX2隔离 RX1A至RX2A，RX1C至RX2C RX1B至RX2B RX2至RX1隔离 RX2A至RX1A，RX2C至RX1C RX2B至RX1B 接收器，2.4 GHz 噪声系数三阶输入交调载点二阶输入交调载点本振(LO)泄漏正交增益误差相位误差调制精度(EVM) 输入S11 RX1至RX2隔离 RX1A至RX2A，RX1C至RX2C RX1B至RX2B RX2至RX1隔离 RX2A至RX1A，RX2C至RX1C RX2B至RX1B RSSI NF IIP3 IIP2 NF IIP3 IIP2 件 MHz dB dB dB dB dB dB dB dB dB dBm dBm dBm % 度 dB dB dB dB dB dB dB dBm dBm dBm % 度 dB dB dB dB dB dB 测试条件/注释 800 MHz 2300 MHz (RX1A, RX2A) 2300 MHz (RX1B, RX1C, RX2B, RX2C) 5500 MHz (RX1A, RX2A) 最大RX增益最大RX增益最大RX增益 RX前端输入 19.2 MHz参考时钟最大RX增益最大RX增益最大RX增益接收器前端输入 40 MHz参考时钟典型值最大值 0 74.5 73.0 72.0 65.5 1 100 ±2 2 −18 40 −122 0.2 0.2 −42 −10 70 55 70 55 3 −14 45 −110 0.2 0.2 −42 −10 65 50 65 50 6000 Rev. D | Page 3 of 36

AD9361 参数1 接收器，5.5 GHz 噪声系数三阶输入交调载点二阶输入交调载点本振(LO)泄漏正交增益误差相位误差调制精度(EVM) 输入S11 RX1A至RX2A隔离 RX2A至RX1A隔离发射器—一般中心频率功率控制范围功率控制分辨率发射器，800 MHz 输出S22 最大输出功率调制精度(EVM) 三阶输出交调载点载波泄漏本底噪声隔离 TX1至TX2 TX2至TX1 发射器，2.4 GHz 输出S22 最大输出功率调制精度(EVM) 三阶输出交调载点载波泄漏本底噪声隔离 TX1至TX2 TX2至TX1 发射器，5.5 GHz 输出S22 最大输出功率调制精度(EVM) 三阶输出交调载点载波泄漏本底噪声隔离 TX1至TX2 TX2至TX1 符号 NF IIP3 IIP2 OIP3 OIP3 OIP3 最小值典型值最大值 70 6000 3.8 −17 42 −95 0.2 0.2 −37 −10 52 52 90 0.25 −10 8 −40 23 −50 −32 −157 50 50 −10 7.5 −40 19 −50 −32 −156 50 50 −10 6.5 −36 17 −50 −30 −151.5 50 50 Rev. D | Page 4 of 36 件 dB dBm dBm dBm % 度 dB dB dB dB MHz dB dB dB dBm dB dBm dBc dBc dBm/Hz dB dB dB dBm dB dBm dBc dBc dBm/Hz dB dB dB dBm dB dBm dBc dBc dBm/Hz dB dB 测试条件/注释最大RX增益最大RX增益最大RX增益 RX前端输入 40 MHz参考时钟 (针对RF频率合成器内部加倍) 1 MHz信号音(50 负载) 19.2 MHz参考时钟 0 dB衰减 40 dB衰减 90 MHz偏移 1 MHz信号音(50 负载) 40 MHz参考时钟 0 dB衰减 40 dB衰减 90 MHz偏移 7 7 MHz信号音(50 负载) 40 MHz参考时钟 (针对RF频率合成器内部加倍) 0 dB衰减 40 dB衰减 90 MHz偏移

AD9361 符号最小值典型值最大值 4 66 1 2.4 0.13 0.37 0.59 件 dBm dB dB Hz ° rms ° rms ° rms MHz MHz V p-p 位 V V 位 V V mA V V V V mV mV Ω 测试条件/注释 2.4 GHz，40 MHz 参考时钟 100 Hz至100 MHz， 30.72 MHz参考时钟 (针对RF频率合成器内部加倍) 100 Hz至100 MHz， 40 MHz参考时钟 100 Hz至100 MHz， 40 MHz参考时钟 (针对RF频率合成器内部加倍) REF_CLK要么为XTALP/ XTALN引脚的输入，要么为直接连接 XTALN引脚的线路晶振输入外部振荡器交流耦合外部振荡器对中的各差分输入参数1 TX监控器输入(TX_MON1, TX_MON2) 最大输入电平动态范围准确度 LO频率合成器 LO频率阶跃积分相位噪声 800 MHz 2.4 GHz 5.5 GHz 参考时钟(REF_CLK) 输入频率范围信号电平辅助转换器 ADC 分辨度输入电压最小值最大值 DAC 分辨度输出电压最小值最大值输出电流数字规格(CMOS) 逻辑输入输入电压高低输入电流高低逻辑输出输出电压高低数字规格(LVDS) 逻辑输入输入电压范围输入差分电压阈值接收机差分输入阻抗 19 10 VDD_INTERFACE × 0.8 0 −10 −10 VDD_INTERFACE × 0.8 825 −100 1.3 12 0.05 VDDA1P3_BB − 0.05 10 0.5 VDD_GPO − 0.3 10 100 50 80 VDD_INTERFACE VDD_INTERFACE × 0.2 +10 +10 VDD_INTERFACE × 0.2 1575 +100 Rev. D | Page 5 of 36

AD9361 参数1 逻辑输出输出电压高低输出差分电压输出失调电压通用输出输出电压高低 SPI时序输出电流 SPI_CLK 周期脉冲宽度 SPI_ENB建立至第一SPI_CLK 上升沿最后SPI_CLK下降沿至 SPI_ENB保持 SPI_DI 数字输入建立至SPI_CLK 数据输入保持至SPI_CLK SPI_CLK上升沿至输出数据延迟 4线模式 3线模式总线周转时间，读总线周转时间，读数字数据时序(CMOS)， VDD_INTERFACE = 1.8 V DATA_CLK时钟周期 DATA_CLK和FB_CLK脉冲宽度 TX数据建立至FB_CLK 保持至FB_CLK DATA_CLK至数据总线输出延迟 DATA_CLK至RX_FRAME延迟脉冲宽度使能 TXNRX TXNRX建立至ENABLE 总线周转时间 RX前 RX后容性负载容性输入测试条件/注释可分75 mV个阶跃编程 VDD_INTERFACE = 1.8 V BBP驱动最后地址位后 AD9361驱动最后数据位后 61.44 MHz TX_FRAME，P0_D和 P1_D FDD独立ENSM模式 TDD ENSM模式 TDD模式 TDD模式符号最小值 tCP tMP tSC 1025 150 VDD_GPO × 0.8 20 9 1 tHC tS tH tCO tCO tHZM tHZS tCP tMP 0 2 1 3 3 tH 0 16.276 tCP的45% tSTX tHTX tDDRX tDDDV tENPW tTXNRXPW tTXNRXSU tRPRE tRPST 1 0 0 0 tCP tCP 0 2 × tCP 2 × tCP 典型值 1200 10 3 3 最大值 1375 VDD_GPO × 0.2 8 8 tCO (max) tCO (max) tCP的55% 1.5 1.0 件 mV mV mV mV V V mA ns ns ns ns ns ns ns ns ns ns ns ns ns ns ns ns ns ns ns ns ns pF pF Rev. D | Page 6 of 36

参数1 数字数据时序(CMOS)， VDD_INTERFACE = 2.5 V DATA_CLK时钟周期 DATA_CLK和FB_CLK脉冲宽度 TX数据建立至FB_CLK 保持至FB_CLK DATA_CLK至数据总线输出延迟 DATA_CLK至RX_FRAME延迟脉冲宽度使能 TXNRX TXNRX建立至ENABLE 总线周转时间 RX前 RX后容性负载容性输入数字数据时序(LVDS) DATA_CLK时钟周期 DATA_CLK和FB_CLK脉冲宽度 TX数据建立至FB_CLK 保持至FB_CLK DATA_CLK至数据总线输出延迟 DATA_CLK至RX_FRAME延迟脉冲宽度使能 TXNRX TXNRX建立至ENABLE 总线周转时间 RX前 RX后容性负载容性输入电源特性 1.3 V电源电压 VDD_INTERFACE电源额定设置 CMOS LVDS VDD_INTERFACE容差 VDD_GPO电源标称设置 VDD_GPO容差电流消耗 VDDx，休眠模式 VDD_GPO 典型值 3 3 3 3 1.3 180 50 最大值 tCP的55% 1.2 1.0 tCP的55% 1.25 1.25 1.33 2.5 2.5 +5 3.3 +5 AD9361 件测试条件/注释 ns ns ns ns ns ns ns ns ns ns ns pF pF ns ns ns ns ns ns ns ns ns ns ns pF pF V V V % V % 61.44 MHz TX_FRAME，P0_D和 P1_D FDD独立ENSM模式 TDD ENSM模式 TDD模式 TDD模式 245.76 MHz TX_FRAME和TX_D FDD独立ENSM模式 TDD ENSM模式容差适用于任何电压设置未用时，必须设为1.3 V 容差适用于任何电压设置所有输入电流之和无负载符号最小值 tCP tMP tSTX tHTX tDDRX tDDDV tENPW tTXNRXPW tTXNRXSU tRPRE tRPST tCP tMP tSTX tHTX tDDRX tDDDV tENPW tTXNRXPW tTXNRXSU tRPRE tRPST 16.276 tCP的45% 1 0 0 0 tCP tCP 0 2 × tCP 2 × tCP 4.069 tCP的45% 1 0 0.25 0.25 tCP tCP 0 2 × tCP 2 × tCP 1.267 1.2 1.8 −5 1.3 −5 1 指参数中多功能引脚的单个功能时，只会列出引脚名称中与规格相关的部分。要了解多功能引脚的全部引脚名称，请参见“引脚配置和功能描述”部分。 Rev. D | Page 7 of 36

AD9361 功耗——VDD_INTERFACE 表2.VDD_INTERFACE = 1.2 V 参数休眠模式 1RX, 1TX, DDR LTE10 单端口双端口 LTE20 双端口 2RX, 2TX, DDR LTE3 双端口 LTE10 单端口双端口 LTE20 双端口 GSM 双端口 WiMAX 8.75 双端口 WiMAX 10 单端口 TDD RX TDD TX FDD WiMAX 20 双端口 FDD 表3.VDD_INTERFACE = 1.8 V 参数休眠模式 1RX, 1TX, DDR LTE10 单端口双端口 LTE20 双端口 2RX, 2TX, DDR LTE3 双端口 LTE10 单端口双端口 LTE20 双端口 GSM 双端口 WiMAX 8.75 双端口最小值典型值 45 2.9 2.7 5.2 1.3 4.6 5.0 8.2 0.2 3.3 0.5 3.6 3.8 6.7 最大值件 µA mA mA mA mA mA mA mA mA mA mA mA mA mA 测试条件/注释加电，器件禁用 30.72 MHz数据时钟，CMOS 15.36 MHz数据时钟，CMOS 30.72 MHz数据时钟，CMOS 7.68 MHz数据时钟，CMOS 61.44 MHz数据时钟，CMOS 30.72 MHz数据时钟，CMOS 61.44 MHz数据时钟，CMOS 1.08 MHz数据时钟，CMOS 20 MHz数据时钟，CMOS 22.4 MHz数据时钟，CMOS 22.4 MHz数据时钟，CMOS 44.8 MHz数据时钟，CMOS 44.8 MHz数据时钟，CMOS 最小值典型值 84 4.5 4.1 8.0 2.0 8.0 7.5 14.0 0.3 5.0 最大值 Rev. D | Page 8 of 36 件 A 测试条件/注释加电，器件禁用 mA mA mA mA mA mA mA mA mA 30.72 MHz数据时钟，CMOS 15.36 MHz数据时钟，CMOS 30.72 MHz数据时钟，CMOS 7.68 MHz数据时钟，CMOS 61.44 MHz数据时钟，CMOS 30.72 MHz数据时钟，CMOS 61.44 MHz数据时钟，CMOS 1.08 MHz数据时钟，CMOS 20 MHz数据时钟，CMOS

资料库

ad9361数据手册.pdf

相关推荐

开发技术

热门标签

最新资料