第1页 / 共16页
第2页 / 共16页
第3页 / 共16页
第4页 / 共16页
第5页 / 共16页
第6页 / 共16页
第7页 / 共16页
第8页 / 共16页
基于FPGA的QPSK系统设计.doc
1设计分析
1.1设计目的
1.2 设计任务与要求
1.3 设计原理分析
2系统控制器模块分析
2.1 VHDL简介
2.1.1VHDL具有以下特点：
2.1.1.1功能强大、设计灵活
2.1.1.2支持广泛、易于修改
2.1.1 .3强大的系统硬件描述能力
2.1.1.4独立于器件的设计、与工艺无关
2.1.1.5很强的移植能力
2.1.1.6
2.2 FPGA简介
2.2.1FPGA工作原理
2.2.2FPGA芯片结构
2.2.3基本特点
2.3 QPSK简介
2.3.1QPSK正交调制器原理图
2.3.2QPSK相干解调原理图
2.4 QPSK调制电路的FPGA实现及仿真
2.4.1 基于FPGA的QPSK调制电路方框图
24.2 调制电路VHDL程序及仿真结果
2.5 QPSK解调电路的FPGA实现及仿真
2.5.1 基于FPGA的QPSK解调电路方框图
2.5.2解调电路VHDL程序及仿真结果
3结论
4参考文献
目录
摘要：本文........................................................................................................................................ 2
关键字： ............................................................................................................................................ 2
1 设计分析 ......................................................................................................................................... 2
1.1 设计目的 .............................................................................................................................. 2
1.2 设计任务与要求................................................................................................................. 2
1.3 设计原理分析 ..................................................................................................................... 3
2 系统控制器模块分析 ..................................................................................................................... 3
2.1 VHDL 简介 .......................................................................................................................... 3
2.1.1VHDL 具有以下特点：............................................................................................3
2.1.1.1 功能强大、设计灵活 ............................................................................................3
2.1.1.2 支持广泛、易于修改 ............................................................................................4
2.1.1 .3 强大的系统硬件描述能力...................................................................................4
2.1.1.4 独立于器件的设计、与工艺无关 ........................................................................4
2.1.1.5 很强的移植能力 ....................................................................................................4
2.1.1.6 编辑本段优势 ........................................................................................................4
2.2 FPGA 简介...........................................................................................................................5
2.2.1FPGA 工作原理 .........................................................................................................5
2.2.2FPGA 芯片结构 .........................................................................................................6
2.2.3 基本特点................................................................................................................... 7
2.3 QPSK 简介...........................................................................................................................8
2.3.1QPSK 正交调制器原理图 .........................................................................................8
2.3.2QPSK 相干解调原理图 .............................................................................................9
2.4 QPSK 调制电路的 FPGA 实现及仿真.............................................................................. 9
2.4.1 基于 FPGA 的 QPSK 调制电路方框图................................................................. 9
24.2 调制电路 VHDL 程序及仿真结果 .......................................................................10
2.5 QPSK 解调电路的 FPGA 实现及仿真............................................................................ 12
2.5.1 基于 FPGA 的 QPSK 解调电路方框图.............................................................. 12
2.5.2 解调电路 VHDL 程序及仿真结果 ........................................................................12
3 结论 ............................................................................................................................................... 15
4 参考文献 ....................................................................................................................................... 16
摘要：本文采用 FPGA 设计芯片技术对多进制数字通信技术的 QPSK 调制器
实现进行了研究与分析，将调制器中原有多种专用芯片的功能集成在一片大规
模可编程逻辑器件 FPGA 芯片上，实现了高度集成化、小型化、实际研究仿真表
明，该方案具有突出的灵活性和高效性，为设计者提供了多种可自由选择的设
计方法和工具。
关键字：FPGA、QPSK、数字通信
随着电子技术的不断发展与进步，电子设计系统设计方法发生了很大的变
化，传统的设计方法正在退出历史的舞台，而基于 EDA 技术的芯片设计正在成
为电子系统设计的主流。
随着现代信息技术的发展，模拟调制技术越来越不能满足日益发展的移动
通信、视频信号传输以及卫星通信的要求，数字调制技术日益得到重视。数字
调制技术具有模拟调制方式的所有优点，通信链路中的任何不足均可以借助于
软件根除，它不仅可以实现信息加密，而且通过误差校准技术，使接收到的数
据更加可靠。基于数字调制技术的微控制器可减小分配给每个通信设备有限宽
带，频率利用率得到提高。如同模拟调制，数字调制可以分为频移键控（FSK）
调制、相移键控（PSK）调制和幅度键控（ASK）调制，性能各有优点。由于频
率、相位调制对噪声抑制更好，因此成为当今大多数通讯设备的首选方案，本
文对多进制数字通信技术的 QPSK 调制器的实现进行了研究，提出了全数字软件
实现的 QPSK 调制方法，并给出了性能分析，将调制器中原有多种专用芯片的功
能集成在一片大规模可编程逻辑器件 FPGA 芯片上，实现了高度集成化、小型化。
实际仿真结果表明，该方案具有突出的灵活性和高效性。提高了电子设计效率，
缩短了产品开发和市场之间的距离。
本设计基于 FPGA 芯片，利用 EDA 技术，针对 QPSK 数字调制系统相关的
功能进行研究、设计和仿真。
1 设计分析
1.1 设计目的
熟悉掌握 VHDL 语言设计基本知识，熟练运用 QuartusⅡ软件对电路以及程序进
行软件模拟、仿真；
利用 FPGA 实现 QPSK 调制解调电路设计与实现，加深对 FPGA 的理性认识，通过
实践提高我们的动手能力以及理论联系实际的能力。
通过本次课程设计的实践提高我们的实践操作能力、提高分析问题和解决问题
的能力；
1.2 设计任务与要求
利用 FPGA 实现 QPSK 调制解调电路设计与实现，采用数字调制解调信号，用 FPGA
进行数据处理。
1.3 设计原理分析
数字调制信号又称为键控信号，调制过程可用键控的方法由基带信号对载频
信号的振幅、频率及相位进行调制，最基本的方法有 3 种：正交幅度调制(QAM)、
频移键控(FSK)、相移键控(PSK)．根据所处理的基带信号的进制不同分为二进
制和多进制调制(M 进制)．多进制数字调制与二进制相比，其频谱利用率更
高．其中 QPSK(即 4PSK)是 MPSK(多进制相移键控)中应用最广泛的一种调制
方式。本文研究了基于 FPGA 的 QPSK 调制解调电路的实现方法，并给出了
quartus 2 环境下的仿真结果。
2 系统控制器模块分析
2.1 VHDL 简介
VHDL 语言是一种用于电路设计的高级语言。它在 80 年代的后期出现。最初
是由美国国防部开发出来供美军用来提高设计的可靠性和缩减开发周期的一种
使用范围较小的设计语言 。
VHDL 翻译成中文就是超高速集成电路硬件描述语言，主要是应用在数字电
路的设计中。目前，它在中国的应用多数是用在 FPGA/CPLD/EPLD 的设计中。当
然在一些实力较为雄厚的单位，它也被用来设计 ASIC。
VHDL 主要用于描述数字系统的结构，行为，功能和接口。除了含有许多具
有硬件特征的语句外，VHDL 的语言形式、描述风格以及语法是十分类似于一般
的计算机高级语言。VHDL 的程序结构特点是将一项工程设计，或称设计实体（可
以是一个元件，一个电路模块或一个系统）分成外部（或称可视部分,及端口)
和内部（或称不可视部分），既涉及实体的内部功能和算法完成部分。在对一个
设计实体定义了外部界面后，一旦其内部开发完成后，其他的设计就可以直接
调用这个实体。这种将设计实体分成内外部分的概念是 VHDL 系统设计的基本点。
与其他硬件描述语言相比。
2.1.1VHDL 具有以下特点：
2.1.1.1 功能强大、设计灵活
VHDL 具有功能强大的语言结构，可以用简洁明确的源代码来描述复杂的逻
辑控制。它具有多层次的设计描述功能，层层细化，最后可直接生成电路级描
述。VHDL 支持同步电路、异步电路和随机电路的设计，这是其他硬件描述语言
所不能比拟的。VHDL 还支持各种设计方法，既支持自底向上的设计，又支持自
顶向下的设计；既支持模块化设计，又支持层次化设计。
2.1.1.2 支持广泛、易于修改
由于 VHDL 已经成为 IEEE 标准所规范的硬件描述语言，目前大多数 EDA 工
具几乎都支持 VHDL，这为 VHDL 的进一步推广和广泛应用奠定了基础。在硬件电
路设计过程中，主要的设计文件是用 VHDL 编写的源代码，因为 VHDL 易读和结
构化，所以易于修改设计。
2.1.1 .3 强大的系统硬件描述能力
VHDL 具有多层次的设计描述功能，既可以描述系统级电路，又可以描述门
级电路。而描述既可以采用行为描述、寄存器传输描述或结构描述，也可以采
用三者混合的混合级描述。另外，VHDL 支持惯性延迟和传输延迟，还可以准确
地建立硬件电路模型。VHDL 支持预定义的和自定义的数据类型，给硬件描述带
来较大的自由度，使设计人员能够方便地创建高层次的系统模型。
2.1.1.4 独立于器件的设计、与工艺无关
设计人员用 VHDL 进行设计时，不需要首先考虑选择完成设计的器件，就可
以集中精力进行设计的优化。当设计描述完成后，可以用多种不同的器件结构
来实现其功能。
2.1.1.5 很强的移植能力
VHDL 是一种标准化的硬件描述语言，同一个设计描述可以被不同的工具所
支持，使得设计描述的移植成为可能。
2.1.1 易于共享和复用
VHDL 采用基于库（Library）的设计方法，可以建立各种可再次利用的模块。
这些模块可以预先设计或使用以前设计中的存档模块，将这些模块存放到库中，
就可以在以后的设计中进行复用，可以使设计成果在设计人员之间进行交流和
共享，减少硬件电路设计。
2.1.1.6 编辑本段优势
（1）与其他的硬件描述语言相比，VHDL 具有更强的行为描述能力，从而决定了
他成为系统设计领域最佳的硬件描述语言。强大的行为描述能力是避开具体的
器件结构，从逻辑行为上描述和设计大规模电子系统的重要保证。
（2）VHDL 丰富的仿真语句和库函数，使得在任何大系统的设计早期就能查验设
计系统的功能可行性，随时可对设计进行仿真模拟。
（3）VHDL 语句的行为描述能力和程序结构决定了他具有支持大规模设计的分解
和已有设计的再利用功能。符合市场需求的大规模系统高效，高速的完成必须
有多人甚至多个代发组共同并行工作才能实现。
（4）对于用 VHDL 完成的一个确定的设计，可以利用 EDA 工具进行逻辑综合和
优化，并自动的把 VHDL 描述设计转变成门级网表。
（5）VHDL 对设计的描述具有相对独立性，设计者可以不懂硬件的结构，也不必
管理最终设计实现的目标器件是什么，而进行独立的设计。
2.2 FPGA 简介
目前以硬件描述语言（Verilog 或 VHDL）所完成的电路设计，可以经过简
单的综合与布局，快速的烧录至 FPGA 上进行测试，是现代 IC 设计验证的技
术主流。这些可编辑元件可以被用来实现一些基本的逻辑门电路（比如 AND、
OR、XOR、NOT）或者更复杂一些的组合功能比如解码器或数学方程式。在大
多数的 FPGA 里面，这些可编辑的元件里也包含记忆元件例如触发器（Flip－
flop）或者其他更加完整的记忆块。
系统设计师可以根据需要通过可编辑的连接把 FPGA 内部的逻辑块连接起
来，就好像一个电路试验板被放在了一个芯片里。一个出厂后的成品 FPGA 的
逻辑块和连接可以按照设计者而改变，所以 FPGA 可以完成所需要的逻辑功能。
FPGA 一般来说比 ASIC（专用集成芯片）的速度要慢，无法完成复杂的设
计，而且消耗更多的电能。但是他们也有很多的优点比如可以快速成品，可以
被修改来改正程序中的错误和更便宜的造价。厂商也可能会提供便宜的但是编
辑能力差的 FPGA。因为这些芯片有比较差的可编辑能力，所以这些设计的开发
是在普通的 FPGA 上完成的，然后将设计转移到一个类似于 ASIC 的芯片上。
另外一种方法是用 CPLD（复杂可编程逻辑器件备）。
2.2.1FPGA 工作原理
FPGA 采用了逻辑单元阵列 LCA（Logic Cell Array）这样一个概念，内部
包括可配置逻辑模块CLB（Configurable Logic Block）、输出输入模块IOB（Input
Output Block）和内部连线（Interconnect）三个部分。现场可编程门阵列（FPGA）
是可编程器件。与传统逻辑电路和门阵列（如 PAL，GAL 及 CPLD 器件）相比，
FPGA 具有不同的结构，FPGA 利用小型查找表（16×1RAM）来实现组合逻辑，
每个查找表连接到一个 D 触发器的输入端，触发器再来驱动其他逻辑电路或驱
动 I/O，由此构成了既可实现组合逻辑功能又可实现时序逻辑功能的基本逻辑单
元模块，这些模块间利用金属连线互相连接或连接到 I/O 模块。FPGA 的逻辑是
通过向内部静态存储单元加载编程数据来实现的，存储在存储器单元中的值决
定了逻辑单元的逻辑功能以及各模块之间或模块与 I/O 间的联接方式，并最终决
定了 FPGA 所能实现的功能，FPGA 允许无限次的编程.
2.2.2FPGA 芯片结构
目前主流的 FPGA 仍是基于查找表技术的，已经远远超出了先前版本
的基本性能，并且整合了常用功能（如 RAM、时钟管理和 DSP）的硬核（ASIC
型）模块。如图 1-1 所示（注：图 1-1 只是一个示意图，实际上每一个系列的
FPGA 都有其相应的内部结构），FPGA 芯片主 要由 7 部分完成，分别为：可编
程输入输出单元、基本可编程逻辑单元、完整的时钟管理、嵌入块式 RAM、丰
富的布线资源、内嵌的底层功能单元和内嵌专用硬件模块。
FPGA 芯片的内部结构
每个模块的功能如下：
1． 可编程输入输出单元（IOB）
可编程输入/输出单元简称 I/O 单元，是芯片与外界电路的接口部分，完成
不同电气特性下对输入/输出信号的驱动与匹配要求，其示意结构如图 1-2 所示。
FPGA 内的 I/O 按组分类，每组都能够独立地支持不同的 I/O 标准。通过软件的
灵活配置，可适配不同的电气标准与 I/O 物理特性，可以调整驱动电流的大小，
可以改变上、下拉电阻。目前，I/O 口的频率也越来越高，一些高端的 FPGA 通
过 DDR 寄存器技术可以支持高达 2Gbps 的数据速率。
2． 可配置逻辑块（CLB）
CLB 是 FPGA 内的基本逻辑单元。CLB 的实际数量和特性会依器件的不同
而不同，但是每个 CLB 都包含一个可配置开关矩阵，此矩阵由 4 或 6 个输入、
一些 选型电路（多路复用器等）和触发器组成。开关矩阵是高度灵活的，可以
对其进行配置以便处理组合逻辑、移位寄存器或 RAM。在 Xilinx 公司的 FPGA
器件中，CLB 由多个（一般为 4 个或 2 个）相同的 Slice 和附加逻辑构成，如图
1-3 所示。每个 CLB 模块不仅可以用于实现组合逻辑、时序逻辑，还可以配置
为分布式 RAM 和分布式 ROM。5 系列芯片的 Slice 中的两个输入函数为 6 输入，
可以实现 6 输入 LUT 或 64 比特移位寄存器）；进位逻辑包括两条快速进位链，
用于提高 CLB 模块的处理速度。
3． 数字时钟管理模块（DCM）
业内大多数 FPGA 均提供数字时钟管理（Xilinx 的全部 FPGA 均具有这种
特性）。Xilinx 推出最先进的 FPGA 提供数字时钟管理和相位环路锁定。相位环
路锁定能够提供精确的时钟综合，且能够降低抖动，并实现过滤功能。
4． 嵌入式块 RAM（BRAM）
大多数 FPGA 都具有内嵌的块 RAM，这大大拓展了 FPGA 的应用范围和
灵活性。块 RAM 可被配置为单端口 RAM、双端口 RAM、内容地址存储器
（CAM）以及 FIFO 等常用存储结构。RAM、FIFO 是比较普及的概念，在此
就不冗述。CAM 存储器在其内部的每个存储单元中都有一个比较逻辑，写入
CAM 中的数据会和内部的每一个数据进行比较，并返回与端口数据相同的所有
数据的地址，因而在路由的地址交换器中有广泛的应用。除了块 RAM，还可以
将 FPGA 中的 LUT 灵活地配置成 RAM、ROM 和 FIFO 等结构。在实际应用
中，芯片内部块 RAM 的数量也是选择芯片的一个重要因素。
5． 丰富的布线资源
布线资源连通 FPGA 内部的所有单元，而连线的长度和工艺决定着信号在
连线上的驱动能力和传输速度。FPGA 芯片内部有着丰富的布线资源，根据工艺、
长度、宽度和分布位置的不同而划分为 4 类不同的类别。第一类是全局布线资
源，用于芯片内部全局时钟和全局复位/置位的布线；第二类是长线资源，用以
完成芯片 Bank 间的高速信号和第二全局时钟信号的布线；第三类是短线资源，
用于完成基本逻辑单元之间的逻辑互连和布线；第四类是分布式的布线资源，
用于专有时钟、复位等控制信号线。
6． 底层内嵌功能单元
内嵌功能模块主要指 DLL（Delay Locked Loop）、PLL（Phase Locked
Loop）、DSP 和 CPU 等软处理核（SoftCore）。现在越来越丰富的内嵌功能单元，
使得单片 FPGA 成为了系统级的设计工具，使其具备了软硬件联合设计的能力，
逐步向 SOC 平台过渡。
7. 内嵌专用硬核
内嵌专用硬核是相对底层嵌入的软核而言的，指 FPGA 处理能力强大
的硬核（Hard Core），等效于 ASIC 电路。为了提高 FPGA 性能，芯片生产商
在芯片内部集成了一些专用的硬核。例如：为了提高 FPGA 的乘法速度，主流
的 FPGA 中都集成了专用乘法器；为了适用通信总线与接口标准，很多高端的
FPGA 内部都集成了串并收发器（SERDES），可以达到数十 Gbps 的收发速度。
2.2.3 基本特点
1）采用 FPGA 设计 ASIC 电路(专用集成电路)，用户不需要投片生产，就
能得到合用的芯片。
2）FPGA 可做其它全定制或半定制 ASIC 电路的中试样片。
3）FPGA 内部有丰富的触发器和 I/O 引脚。
4）FPGA 是 ASIC 电路中设计周期最短、开发费用最低、风险最小的器件
之一。
5) FPGA 采用高速 CMOS 工艺，功耗低，可以与 CMOS、TTL 电平兼容。
可以说，FPGA 芯片是小批量系统提高系统集成度、可靠性的最佳选择之一。
FPGA 是由存放在片内 RAM 中的程序来设置其工作状态的，因此，工作时
需要对片内的 RAM 进行编程。用户可以根据不同的配置模式，采用不同的编程
方式。
加电时，FPGA 芯片将 EPROM 中数据读入片内编程 RAM 中，配置
完成后，FPGA 进入工作状态。掉电后，FPGA 恢复成白片，内部逻辑关系消失，
因此，FPGA 能够反复使用。FPGA 的编程无须专用的 FPGA 编程器，只须用
通用的 EPROM、PROM 编程器即可。当需要修改 FPGA 功能时，只需换一片
EPROM 即可。这样，同一片 FPGA，不同的编程数据，可以产生不同的电路功
能。因此，FPGA 的使用非常灵活。
2.3 QPSK 简介
QPSK 信号的产生方法有正交调制法、相位选择法和插入脉冲法，后两种方
法的载波采用方波。QPSK 信号有 00、01、10、11 四种状态。所以，对输入的
二进制序列，首先必须分组，每两位码元一组。然后根据组合情况，用载波的
四种相位表征它们。QPSK 信号实际上是两路正交双边带信号，可由图 1 所示方
法产生。
QPSK 信号是两个正交的 2PSK 信号的合成，所以可仿照 2PSK 信号的相平解调法，用
两个正交的相干载波分别检测 A 和 B 两个分量，然后还原成串行二进制数字信号，即可完
成 QPSK 信号的解调，解调过程如图所示。
2.3.1QPSK 正交调制器原理图
二进制信息
串并
转换
电平
产生
电平
产生
Acos2πfct
载 波
发生器
90°移向
-Acos2πfct
已调
信号
相关推荐
2023年江西萍乡中考道德与法治真题及答案.doc
2012年重庆南川中考生物真题及答案.doc
2013年江西师范大学地理学综合及文艺理论基础考研真题.doc
2020年四川甘孜小升初语文真题及答案I卷.doc
2020年注册岩土工程师专业基础考试真题及答案.doc
2023-2024学年福建省厦门市九年级上学期数学月考试题及答案.doc
2021-2022学年辽宁省沈阳市大东区九年级上学期语文期末试题及答案.doc
2022-2023学年北京东城区初三第一学期物理期末试卷及答案.doc
2018上半年江西教师资格初中地理学科知识与教学能力真题及答案.doc
2012年河北国家公务员申论考试真题及答案-省级.doc
2020-2021学年江苏省扬州市江都区邵樊片九年级上学期数学第一次质量检测试题及答案.doc
2022下半年黑龙江教师资格证中学综合素质真题及答案.doc
