2016 年陕西空军工程大学数字电路逻辑设计考研真题(A 卷)
考试科目:数字电路逻辑设计(A 卷) 科目代码 807
触
关系。
进制的计数器。
个。
个最小项值为 1。
根地址线,有
根根数据线。
个最小项,变量的每一种取值可使
触发器的逻辑功能,若 J K,则可完成
说明:答题时必须答在配发的空白答题纸上,答题可不抄题,但必须写清题号,写在试题上
不给分; 考生不得在试题及试卷上做任何其它标记,否则试卷作废,试题必须同试卷一起交
回。
一、填空题(共 10 分,每空 1 分)
1.将一个包含 32768 个基本存储单元的存储电路设计为 16 位为一个字节的 ROM,则该 ROM
有
2.5 个变量可构成
3.对于 JK 触发器,若 J=K,则可完成
发器的逻辑功能,对于 D 触发器,若令
,则可转换为 T 触发器。
4.逻辑函数 F1(2,4,5,7,9,14)和逻辑函数 F2 (1,6,8,10,11,13)之间满足
5.2 片同步十进制加法计数器 74LS160 计数器级联后最大可组成
6.由 n 个 JK 触发器构成的扭环形计数器,其有效计数状态有
二、选择题(共 12 分,每题 2 分)
1.相同计数模值的异步计数器和同步计数器相比,一般情况下( )
A.驱动方程简单
B.使用触发器个数少
C.工作速度快
D.以上说法都不对
2.要构成容量为 4K8 的 RAM,需要( )片容量为 2564 的 RAM。
A.2
B.4
C.8
D.32
3.下列四个数中,最大的数是( )
A. (AF)16
B. (001010000010)8421BCD
C. (10100000)2
D. (198)10
4.对于钟控 RS 触发器,若要求其输出“0”状态不变,则输入 RS 信号应为( )
A. RS= 0
B. RS=0
C. RS=1
D. RS=1
5.一个 5 位的二进制加法计数器,由 00000 状态开始,经过 74 个时钟脉冲后,此计数器
的状态为( )
A. 01010
B. 01011
C. 11010
D. 11011
6.若对键盘上 108 个符号进行二进制编码,则至少需要( )位二进制码。
A.6
B.7
C.8
D.9
三、分析计算(共 68 分)
2.已知某电路的真值表如图所示,试分析该电路的逻辑表达式,要求写出分析过程。(6 分)
(1)列出真值表;
(2)用卡诺图化简;
(3)画出化简后的逻辑电路图。
4.74LS161 是四位同步二进制加法计数器,其逻辑功能表如图所示,试分析下列电路工作过
程,清零方式,电路功能,并画出其状态转移图。(8 分)
5.有一个左移移位寄存器,当预先置入 1011 后,其串行输入固定接 0,试分析在 4 个移位
脉冲 CP 作用下,四位数据的移位过程。(6 分)
6.已知某移位寄存器型计数器的状态图如下图所示,若要实现自启动,欲从无效状态 010 处
引导至有效状态,则 010 的下一个状态应为什么?(4 分)
7.分析下图所示电路,写出 Z1、Z2 的逻辑表达式,列出真值表,说明电路的逻辑功能(8 分)
8. 8 位 A/D 输入满量程为 10V,当输入下列电压时,数字量的输出分别为多少?(8 分)
(1)3.5V
(2)7.08V
(3)5.9V
9.已知电路及输入波形如图所示,其中 FF1 是 D 锁存器,FF2 是维持-阻塞 D 触发器,根
据 CP 和 D 的输入波形画出 Q1 和 Q2 的输出波形。设触发器的初始状态均为 0。(8 分)
10. 由可擦可编程只读存储器 EPROM2716 构成的应用电路如下图所示:(10 分)
(1)计算 EPROM2716 的存储容量;
(2)当 ABCD=0110 时,数码管显示什么数字;
(3)写出 Z 的最小项表达式,并化为最简与或式。
四、设计题(共 60 分)
1.某汽车驾驶员培训班结业考试,有三名评判员,其中 A 为主评判员,B、C 为副评判员,
评判时,按照少数服从多数原则,但若主评判员认为合格也可以通过。试用 74LS138 和与非
门实现此功能的逻辑电路。(15 分)
2.试用 D 触发器和少量门电路设计一个三相步进电机控制器,使其工作在三相单双六拍正
转方式,即在控制脉冲 CP 作用下,可控制三个线圈 A、B、C 按以下方式轮流通电。(15 分)
3.试用 74LS161 设计一个计数器完成下列计数循环(15 分)
1.由同步十进制加法计数器 74LS160 构成一个数字系统如图所示,假如计数器的初态为 0,
测得组合逻辑电路的真值表如下所示:(15 分)
(1)画出 74LS160 的状态转换图;
(2)画出整个数字系统的时序图;
(3)如果用同步四位二进制加法计数器 74LS161 代替 74LS160,试画出其电路图(要求采
用置数法)
(4)试用一片二进制译码器 74LS138 辅助与非门实现该组合逻辑电路功能。