第1页 / 共715页
第2页 / 共715页
第3页 / 共715页
第4页 / 共715页
第5页 / 共715页
第6页 / 共715页
第7页 / 共715页
第8页 / 共715页
STM32F0xx中文参考手册.pdf
标签
1 文中的约定
1.1 寄存器描述中使用的缩写列表
1.2 有关术语
1.3 可用的外设
2 系统及存储器概述
2.1 系统架构
图 1. 系统架构图
2.2 存储器组织
2.2.1 介绍
2.2.2 存储器映像和寄存器编址
表 1. STM32F05x 存储器映像和外设寄存器编址
2.3 内置的SRAM
2.4 闪存存储器概述
2.5 启动配置( Boot configuration )
表 2. 启动模式
3 嵌入式闪存
3.1 闪存主要特性
3.2 闪存功能描述
3.2.1 闪存结构
表3. Flash模块结构
3.2.2 读保护
3.2.3 Flash写和擦除操作
图2. 编程流程
图3. Flash 寄存器页擦除流程
图4. Flash 寄存器整片擦除流程
3.3 存储保护
3.3.1 读保护
表4. Flash读保护状态
表5. 保护状态和保护级别及运行模式对照表
3.3.2 写保护
3.3.3 选项字节的写保护
3.4 Flash 中断
表6. Flash 中断请求
3.5 Flash寄存器描述
3.5.1 Flash访问控制寄存器（FLASH_ACR）
3.5.2 Flash 关键字寄存器
3.5.3 Flash 选项关键字寄存器 (FLASH_OPTKEYR)
3.5.4 Flash 状态寄存器 (FLASH_SR)
3.5.5 Flash 控制寄存器 (FLASH_CR)
3.5.6 Flash地址寄存器 (FLASH_AR)
3.5.7 选项字节寄存器(FLASH_OBR)
3.5.8 写保护寄存器 (FLASH_WRPR)
3.6 Flash 寄存器镜像
表 7. Flash 接口- 寄存器镜像和复位值
4 选项字节描述
5 CRC计算单元
5.1 简介
5.2 CRC主要功能
5.3 CRC功能描述
图5. CRC计算单元框图
5.4 CRC 寄存器
5.4.1 数据寄存器(CRC_DR)
5.4.2 独立数据寄存器(CRC_IDR)
5.4.3 控制寄存器(CRC_CR)
5.4.4 CRC初值寄存器(CRC_INIT)
5.4.5 CRC寄存器镜像
表11. CRC寄存器镜像和复位值
6 电源控制(PWR)
6.1 电源
图 6. 电源供电框图
6.1.1 独立的 A/D 和 D/A 转换器供电和参考电压
6.1.2 电池备份域
6.1.3 电压调节器
6.2 电源管理器
6.2.1 上电复位(POR)/掉电复位 (PDR)
图 7. 上电复位/掉电复位波形图
6.2.2 可编程电压检测器 (PVD)
图 8. PVD 阀值
6.3 低功耗模式
表 12. 低功好模式一览
6.3.1 降低系统时钟频率
6.3.2 外设时钟控制
6.3.3 睡眠模式(Sleep mode)
表 13. Sleep-now模式
表14. Sleep-on-exit模式
6.3.4 停机模式(Stop mode)
表 15. 停止模式
6.3.5 待机模式
表 16. 待机模式
6.3.6 低功耗模式下的自动唤醒
6.4 电源控制寄存器
6.4.1 电源控制寄存器 (PWR_CR)
6.4.2 电源控制/状态寄存器(PWR_CSR)
6.4.3 PWR register map
表 17. PWR 寄存器地址映射及复位值
7 复位和时钟控制(RCC)
7.1 复位
7.1.1 System reset
图 9. 复位电路简化图
7.1.2 电源复位
7.1.3 备份域复位
7.2 时钟
图 10. 时钟树
7.2.1 HSE clock
图 11. HSE/ LSE 时钟源
7.2.2 HSI clock
7.2.3 PLL
7.2.4 LSE 时钟
7.2.5 LSI 时钟
7.2.6 系统时钟(SYSCLK) 选择
7.2.7 时钟安系统 (CSS)
7.2.8 ADC 时钟
7.2.9 RTC 时钟
7.2.10 看门狗时钟
7.2.11 时钟输出
7.3 低功耗模式
7.4 RCC 寄存器
7.4.1 时钟控制寄存器 (RCC_CR)
7.4.2 时钟配置寄存器(RCC_CFGR)
7.4.3 时钟中断寄存器 (RCC_CIR)
7.4.4 APB2 外设复位寄存器(RCC_APB2RSTR)
7.4.5 APB1 外设复位寄存器(RCC_APB1RSTR)
7.4.6 AHB 外部时钟使能寄存器 (RCC_AHBENR)
7.4.7 APB2 外设时钟使能寄存器(RCC_APB2ENR)
7.4.8 APB1 外设时钟使能寄存器 (RCC_APB1ENR)
7.4.9 备份域控制寄存器(RCC_BDCR)
7.4.10 控制/状态寄存器(RCC_CSR)
7.4.11 AHB 外设复位寄存器(RCC_AHBRSTR)
7.4.12 时钟配置寄存器2 (RCC_CFGR2)
7.4.13 时钟配置寄存器3 (RCC_CFGR3)
7.4.14 时钟控制寄存器2 (RCC_CR2)
7.4.15 RCC 寄存器映象
表 18. RCC寄存器映象和复位值
8 通用I/O (GPIO)
8.1 GPIO 介绍
8.2 GPIO 主要特性
8.3 GPIO 功能描述
图 12. 标准I/O端口位的基本结构
图 13. 5V容忍I/O端口位的基本结构
表 19. 端口位配置表
8.3.1 通用I/O (GPIO)
8.3.2 I/O 引脚的复用功能和重映射
8.3.3 I/O 端口控制寄存器
8.3.4 I/O 端口数据寄存器
8.3.5 I/O 数据位处理
8.3.6 GPIO 锁定机制
8.3.7 I/O 复用功能输入/输出
8.3.8 外部中断/唤醒线
8.3.9 输入配置
图 14. 浮空输入/上拉/下拉配置
8.3.10 输出配置
图 15. 输出配置
8.3.11 复用功能配置
图 16. 复用功能配置
8.3.12 模拟配置
图 17. 高阻抗模拟配置
8.3.13 HSE或LSE引脚用作GPIO
8.3.14 备份域供电下GPIO引脚的使用
8.4 GPIO 寄存器
8.4.1 GPIO 端口模式寄存器 (GPIOx_MODER) (x = A.
8.4.2 GPIO 端口输出类型寄存器(GPIOx_OTYPER) (x =
8.4.3 GPIO 口输出速度寄存器(GPIOx_OSPEEDR) (x =
8.4.4 GPIO 口上拉/下拉寄存器 (GPIOx_PUPDR) (x =
8.4.5 GPIO 端口输入数据寄存器(GPIOx_IDR) (x = A..
8.4.6 GPIO 端口输出数据寄存器(GPIOx_ODR) (x = A..
8.4.7 GPIO 端口置位/复位寄存器(GPIOx_BSRR) (x = A
8.4.8 GPIO 端口配置锁定寄存器(GPIOx_LCKR) (x = A.
8.4.9 GPIO 复用功能低位寄存器(GPIOx_AFRL) (x = A.
8.4.10 GPIO 复用功能高位寄存器(GPIOx_AFRH) (x = A.
8.4.11 端口位复位寄存器(GPIOx_BRR) (x=A..G)
8.4.12 GPIO 寄存器映像
表20. GPIO 寄存器映像及复位值
9 系统配置控制器(SYSCFG)
9.1 SYSCFG 寄存器
9.1.1 SYSCFG 配置寄存器1 (SYSCFG_CFGR1)
9.1.2 SYSCFG 外部中断配置寄存器1 (SYSCFG_EXTICR1)
9.1.3 SYSCFG 外部中断配置寄存器2 (SYSCFG_EXTICR2)
9.1.4 SYSCFG 外部中断配置寄存器3 (SYSCFG_EXTICR3)
9.1.5 SYSCFG 外部 中断配置寄存器4 (SYSCFG_EXTICR4
9.1.6 SYSCFG 配置寄存器2 (SYSCFG_CFGR2)
9.1.7 SYSCFG 寄存器映射
表 21. SYSCFG 寄存器映射及复位值
10 DMA控制器(DMA)
10.1 DMA 简介
10.2 DMA 主要特性
图 18. STM32F05xx的DMA框图
10.3 DMA 功能描述
10.3.1 DMA 处理
10.3.2 仲载器
10.3.3 DMA 通道
10.3.4 可编程的数据宽度，数据对齐方式和数据大小端
表 22. 可编程的数据传输宽度和大小端操作(当PINC = MINC = 1
10.3.5 错误管理
10.3.6 中断
表 23. DMA 中断请求
10.3.7 DMA 请求映象
图 19. DMA 请求映象
表 24. 各个通道的DMA请求一览表
10.4 DMA 寄存器
10.4.1 DMA 中断状态寄存器 (DMA_ISR)
10.4.2 DMA 中断标志清除寄存器(DMA_IFCR)
10.4.3 DMA 通道 x 配置寄存器(DMA_CCRx) (x = 1..
10.4.4 DMA 通道 x 传输数量寄存器(DMA_CNDTRx) (x =
10.4.5 DMA 通道 x 外设地址寄存器(DMA_CPARx) (x =
10.4.6 DMA 通道 x 存储器地址寄存器(DMA_CMARx) (x =
10.4.7 DMA 寄存器映像
表 25. DMA 寄存器映像及复位值
11 中断和事件
11.1 嵌套向量中断控制器(NVIC)
11.1.1 NVIC 主要特性
11.1.2 SysTick 校准值寄存器
11.1.3 中断和异常向量
表 26. 向量表
11.2 外部中断和事件控制器(EXTI)
外部中断和事件控制器(EXTI)管理外部和内部异步事件/中断，并生成相应的事件请
EXTI允许管理多达28个外部/内部事件线(21个外部事件线及7个内部事件线)。
每个外部中断线可以独立选择触发沿，而内部总为上升沿触发。一个中断可以一直让其挂起
11.2.1 主要特性
EXTI主要特性如下：
11.2.2 框图
图 20. 外部中断/事件框图
表名
11.2.3 唤醒事件管理
11.2.4 异步的内部中断
11.2.5 功能说明
11.2.6 外部和内部中断/事件线路映像
图 21. 外部中断/事件GPIO映像
表名
11.3 EXTI 寄存器
11.3.1 中断屏蔽寄存器(EXTI_IMR)
11.3.2 事件屏蔽寄存器(EXTI_EMR)
11.3.3 上升沿 触发选择寄存器 (EXTI_RTSR)
11.3.4 下降沿触发选择寄存器(EXTI_FTSR)
11.3.5 软件中断事件寄存器 (EXTI_SWIER)
11.3.6 挂起寄存器 (EXTI_PR)
11.3.7 EXTI 寄存器映像
表 27. 外部中断/事件控制寄存器映像及复位值
12 模拟数字转换器 (ADC)
12.1 介绍
12.2 ADC 主要特性
12.3 ADC 引脚和内部信号
表 28. ADC 内部信号
表 29. ADC 引脚
12.4 ADC 功能描述
图 22. ADC模块图
12.4.1 校准 (ADCAL)
图 23. ADC 校准
12.4.2 ADC 开关控制(ADEN, ADDIS, ADRDY)
图 24. 开启/关闭ADC
12.4.3 ADC 时钟
表 30. 触发和开始转换之间的延迟
12.4.4 ADC配置
12.4.5 通道选择 (CHSEL, SCANDIR)
12.4.6 可编程采样时间(SMP)
12.4.7 单次转换模式 (CONT=0)
12.4.8 连续转换模式 (CONT=1)
12.4.9 启动转换(ADSTART)
12.4.10 时序
图 25. 模数转换时序
12.4.11 停止当前转换 (ADSTP)
图 26. 停止当前的转换
12.5 转换的外部触发和触发极性 (EXTSEL, EXTEN)
表 31. 配置触发极性
表 32. 外部触发
12.5.1 断续模式 (DISCEN)
12.5.2 可编程转换分辩率 (RES) – 快速转换模式
表 33. tSAR 与转换分辩率有关的转换时间
12.5.3 转换结束, 采样阶段结束 (EOC, EOSMP 标志)
12.5.4 序列转换结束 (EOS标志)
12.5.5 示例时序图(单次/连续 模式, 硬件/软件触发)
图 27. 一个序列的单次转换，软件触发
图 28. 一个序列的连续转换，软件触发
图 29. 一个序列的单次转换，硬件触发
图 30. 一个序列的连续转换，硬件触发
12.6 数据对齐
12.6.1 数据寄存器与数据对齐 (ADC_DR, ALIGN)
图 31. 数据对齐与分辩率
12.6.2 ADC 过冲 (OVR, OVRMOD)
图 32. 过冲示例(OVR)
12.6.3 在无DMA参于的情况下管理一序列的转换数据
12.6.4 在无DAM和无过冲条件下来管理转换数据
12.6.5 用DMA管理转换数据
12.7 低功耗特性
12.7.1 自动延迟转换模式 (AUTDLY)
图 33. 自动延迟转换(连续模式, 软件触发)
12.7.2 自动关断模式(AUTOFF)
图 34. 在AUTDLY=0, AUTOFF=1下的行为
图 35. 在AUTDLY=1, AUTOFF=1下的行为
12.8 模拟窗口看门狗(AWDEN, AWDSGL, AWDCH, AWD_H
表 34. 模拟看门狗比较
图 36. 模拟看门狗监控区域
表 35. 看门狗通道选择
12.9 温度传感器
图 37. 温度传感器和V 通道框图
12.10 电池电压监测
12.11 ADC 中断
表 36. ADC 中断
12.12 ADC 寄存器
12.12.1 ADC 中断和状态寄存器 (ADC_ISR)
12.12.2 ADC 中断使能寄存器(ADC_IER)
12.12.3 ADC 控制寄存器(ADC_CR)
12.12.4 ADC 配置寄存器1 (ADC_CFGR1)
12.12.5 ADC 配置寄存器2 (ADC_CFGR2)
12.12.6 ADC 采样时间寄存器(ADC_SMPR)
12.12.7 ADC 看门狗阀值寄存器 (ADC_TR)
12.12.8 ADC 通道选择寄存器(ADC_CHSELR)
12.12.9 ADC 数据寄存器(ADC_DR)
12.12.10 ADC 通用配置寄存器(ADC_CCR)
12.12.11 ADC 寄存器映像
表 37. ADC 寄存器映像和复位值
13 数字模拟转换器
13.1 DAC 简介
13.2 DAC 主要特性
图 38. DAC通道模块框图
表 38. DAC 引脚
13.3 DAC 功能描述
13.3.1 使能DAC通道
13.3.2 使能DAC输出缓存
13.3.3 DAC数据格式
图 39. 单DAC通道模式的数据寄存器
13.3.4 DAC转换
图40. TEN=0 触发关闭时转换的时间框图
13.3.5 DAC输出电压
13.3.6 选择DAC触发
表 39. 外部触发
13.3.7 DMA 请求
13.4 DAC 寄存器
13.4.1 DAC 控制寄存器 (DAC_CR)
13.4.2 DAC 软件触发寄存器 (DAC_SWTRIGR)
13.4.3 DAC通道1的12位右对齐数据保持寄存器(DAC_DHR12R1
13.4.4 DAC 通道1的12位左对齐数据保持寄存器(DAC_DHR12L1
13.4.5 DAC通道1的8位右对齐数据保持寄存器(DAC_DHR8R1)
13.4.6 双DAC的8位右对齐数据保持寄存器(DAC_DHR8RD)
13.4.7 DAC通道1数据输出寄存器(DAC_DOR1)
13.4.8 DAC 状态寄存器 (DAC_SR)
13.4.9 DAC寄存器映射
表 40. DAC寄存器映射和复位值
14 比较器 (COMP)
14.1 COMP 说明
14.2 比较器主要特性
14.3 比较器功能描述
14.3.1 简介
图 41. 比较器框图
14.3.2 时钟
14.4 比较器的寄存器
14.4.1 比较器的控制和状态寄存器 (COMP_CSR)
14.4.2 比较器寄存器映像
表 41. 比较器寄存器映像和复位值
15 高级控制定时器 (TIM1)
15.1 TIM1简介
15.2 TIM1主要特性
图42. 高级控制定时器框图
15.3 TIM1功能描述
15.3.1 时基单元
图43. 当预分频器的参数从1变到2时，计数器的时序图
图44. 当预分频器的参数从1变到4时，计数器的时序图
15.3.2 计数器模式
图45. 计数器时序图，内部时钟分频因子为1
图46. 计数器时序图，内部时钟分频因子为2
图47. 计数器时序图，内部时钟分频因子为4
图48. 计数器时序图，内部时钟分频因子为N
图49. 计数器时序图，当ARPE=0时的更新事件(TIMx_ARR没有预装入
图50. 计数器时序图，当ARPE=1时的更新事件(TIMx_ARR已预装入)
图51. 计数器时序图，内部时钟分频因子为1
图52. 计数器时序图，内部时钟分频因子为2
图53. 计数器时序图，内部时钟分频因子为4
图54. 计数器时序图，内部时钟分频因子为N
图55. 计数器时序图，没有使用重复计数器时的更新事件
图56. 计数器时序图，内部时钟分频因子为1，TIMx_ARR=0x6
图57. 计数器时序图，内部时钟分频因子为2
图58. 计数器时序图，内部时钟分频因子为4, TIMx_ARR=0x36
图59. 计数器时序图，内部时钟分频因子为N
图60. 计数器时序图，ARPE=1时的更新事件（计数器下溢）
图61. 计数器时序图，ARPE=1时的更新事件（计数器溢出）
15.3.3 重复计数器
图62. 不同模式及不同TIMx_RCR寄存器设置下更新速率的例子
15.3.4 时钟源
图 63. 内部时钟分频是1时正常模式下的控制电路
图64. TI2 外部时钟连接示例
图 65. 外部时钟模式1时的控制电路
图66. 外部触发输入框图
图 67. 外部时钟模式2时的控制电路
15.3.5 捕获/比较通道
图68. 捕获/比较通道(如：通道1输入部分)
图69. 捕获/比较通道1主要框图
图70. 捕获/比较通道的输出部分(通道1至3)
图71. 捕获/比较通道的输出部分(通道4)
15.3.6 输入捕获模式
15.3.7 PWM输入模式
图 72. PWM输入模式时序
15.3.8 强置输出模式
15.3.9 输出比较模式
图73. 输出比较模式，翻转OC1
15.3.10 PWM模式
图74. 边沿对齐的PWM波形(ARR=8)
图75. 中央对齐的PWM波形(APR=8)
15.3.11 互补输出和死区插入
图76. 带死区插入的互补输出
图77. 死区波形延迟大于负脉冲
图78. 死区波形延迟大于正脉冲
15.3.12 使用刹车功能
图79. 响应刹车的输出
15.3.13 在外部事件时清除OCxREF信号
图80. 清除TIMx的OCxREF
15.3.14 产生六步PWM输出
图81. 产生六步PWM，使用COM的例子(OSSR=1)
15.3.15 单脉冲模式
图82. 单脉冲模式的例子
15.3.16 编码器接口模式
表42. 计数方向与编码器信号的关系
图83. 编码器模式下的计数器操作实例
图84. IC1FP1反相的编码器接口模式实例
15.3.17 定时器输入异或功能
15.3.18 与霍尔传感器的接口
图85. 霍尔传感器接口的实例
15.3.19 TIMx定时器和外部触发的同步
图86. 复位模式下的控制电路
图87. 门控模式下的控制电路
图88. 触发器模式下的控制电路
图89. 外部时钟模式2＋触发模式下的控制电路
15.3.20 定时器同步
15.3.21 调试模式
15.4 TIM1寄存器描述
15.4.1 TIM1 控制寄存器 1 (TIM1_CR1)
15.4.2 TIM1 控制寄存器 2 (TIM1_CR2)
15.4.3 TIM1 从模式控制寄存器 (TIM1_SMCR)
表 43. TIMx内部触发连接
15.4.4 TIM1 DMA/中断使能寄存器(TIM1_DIER)
15.4.5 TIM1 状态寄存器 (TIM1_SR)
15.4.6 TIM1 事件产生寄存器 (TIM1_EGR)
15.4.7 TIM1 捕捉/比较模式寄存器 1 (TIM1_CCMR1)
15.4.8 TIM1 捕捉/比较模式寄存器 2 (TIM1_CCMR2)
15.4.9 TIM1 捕捉/比较使能寄存器(TIM1_CCER)
表 44. 带刹车功能的互补输出通道OCx和OCxN的控制位
15.4.10 TIM1 计数器 (TIM1_CNT)
15.4.11 TIM1 预分频器 (TIM1_PSC)
15.4.12 TIM1自动重装载寄存器 (TIM1_ARR)
15.4.13 TIM1重复计数寄存器(TIM1_RCR)
15.4.14 TIM1 捕捉/比较寄存器 1 (TIM1_CCR1)
15.4.15 TIM1 捕捉/比较寄存器 2 (TIM1_CCR2)
15.4.16 TIM1 捕捉/比较寄存器 3 (TIM1_CCR3)
15.4.17 TIM1 捕捉/比较寄存器 4 (TIM1_CCR4)
15.4.18 TIM1 刹车和死区寄存器 (TIM1_BDTR)
15.4.19 TIM1 DMA 控制寄存器 (TIM1_DCR)
15.4.20 TIM1 全部传输时DMA地址 (TIM1_DMAR)
15.4.21 TIM1 寄存器映射
表 45. TIM1 寄存器映射与复位值
16 通用定时器 (TIM2 和 TIM3)
16.1 TIM2 和 TIM3 简介
16.2 TIM2 和 TIM3 主要功能
图 90. 通用定时器框图 (TIM2 和 TIM3)
16.3 TIM2 和 TIM3 功能描述
16.3.1 时基单元
图91. 当预分频器的参数从1变到2时，计数器的时序图
图92. 当预分频器的参数从1变到4时，计数器的时序图
16.3.2 计数模式
图 93. 计数器时序图，内部时钟分频因子为1
图94. 计数器时序图，内部时钟分频因子为2
图95. 计数器时序图，内部时钟分频因子为4
图96. 计数器时序图，内部时钟分频因子为N
图97. 计数器时序图，当ARPE=0时的更新事件(TIMx_ARR没有预装入
图 98. 计数器时序图，当ARPE=1时的更新事件(预装入了TIMx_ARR
图 99. 计数器时序图，内部时钟分频因子为1
图 100. 计数器时序图，内部时钟分频因子为2
图 101. 计数器时序图，内部时钟分频因子为4
图 102. 计数器时序图，内部时钟分频因子为N
图 103. 计数器时序图，当没有使用重复计数器时的更新事件
图104. 计数器时序图，内部时钟分频因子为1，TIMx_ARR=0x6
图105. 计数器时序图，内部时钟分频因子为2
图106. 计数器时序图，内部时钟分频因子为4，TIMx_ARR=0x36
图107. 计数器时序图，内部时钟分频因子为N
图108. 计数器时序图，更新事件ARPE=1（定时器向下溢出）
图109. 计数器时序图，更新事件ARPE=1（定时器向上溢出）
16.3.3 时钟源
图110. 一般模式下的控制电路，内部时钟分频因子为1
图111. TI2 外部时钟连接示例
图112. 外部时钟模式1下的控制电路
图 113. 外部触发输入框图
图114. 外部时钟模式2下的控制电路
16.3.4 捕获/比较通道
图 115. 捕获/比较通道(如：通道1输入部分)
图116. 捕获/比较通道1的主电路
图117. 捕获/比较通道的输出部分(通道1)
16.3.5 输入捕获模式
16.3.6 PWM输入模式
图118. PWM输入模式时序
16.3.7 强置输出模式
16.3.8 输出比较模式
图119. 输出比较模式，翻转OC1
16.3.9 PWM 模式
图120. 边沿对齐的PWM波形(ARR=8)
图121. 中央对齐的PWM波形 (ARR=8)
16.3.10 单脉冲模式
图122. 单脉冲模式的例子
16.3.11 外部事件时清除OCxREF信号
图123. 清除TIMx的OCxREF
16.3.12 编码器接口模式
表46. 计数方向与编码器信号的关系
图124. 编码器模式下的计数器操作实例
图125. TI1FP1反相的编码器接口模式实例
16.3.13 定时器输入异或功能
16.3.14 定时器和外部触发的同步
图126. 复位模式下的控制电路
图127. 门控模式下的控制电路
图128. 触发器模式下的控制电路
图129. 外部时钟模式2＋触发模式下的控制电路
16.3.15 定时器同步
图130. 主/从定时器的例子
图131. 定时器1的OC1REF控制定时器2
图132. 通过使能定时器1可以控制定时器2
图133. 使用定时器1的更新触发定时器2
图134. 利用定时器1的使能触发定时器2
图135. 使用定时器1的TI1输入触发定时器1和定时器2
16.3.16 调试模式
16.4 TIM2 和 TIM3 寄存器描述
16.4.1 TIM2 和 TIM3 控制寄存器 1 (TIM2_CR1 和 T
16.4.2 TIM2 和 TIM3 控制寄存器 2 (TIM2_CR2 和 T
16.4.3 TIM2 和 TIM3 从模式控制寄存器(TIM2_SMCR 和T
表 47. TIM2 和 TIM3 内部触发连接
16.4.4 TIM2 和 TIM3 DMA/中断允许寄存器 (TIM2_DIE
16.4.5 TIM2 和 TIM3 状态寄存器(TIM2_SR 和 TIM3_
16.4.6 TIM2 和 TIM3 事件产生寄存器(TIM2_EGR 和 TI
16.4.7 TIM2 和 TIM3 捕捉/比较模式寄存器1 (TIM2_CCM
16.4.8 TIM2 和 TIM3 捕捉/比较模式寄存器 2 (TIM2_CC
16.4.9 TIM2 和 TIM3 捕捉/比较使能寄存器 (TIM2_CCER
表 48. 标准OCx通道的输出控制位
16.4.10 TIM2 和 TIM3 计数器(TIM2_CNT 和 TIM3_
16.4.11 TIM2 和 TIM3 预分频 (TIM2_PSC 和 TIM3
16.4.12 TIM2 和 TIM3 自动重装寄存器 (TIM2_ARR 和
16.4.13 TIM2 和 TIM3 捕捉/比较寄存器1 (TIM2_CCR1
16.4.14 TIM2 和 TIM3 捕捉/比较寄存器 2 (TIM2_CCR
16.4.15 TIM2 和 TIM3 捕捉/比较寄存器 3 (TIM2_CCR
16.4.16 TIM2 和 TIM3 捕捉/比较寄存器 4 (TIM2_CCR
16.4.17 TIM2 和 TIM3 DMA 控制寄存器 (TIM2_DCR
16.4.18 TIM2 和 TIM3 DMA 完全传送地址寄存器 (TIM2_
16.4.19 TIM2 和 TIM3 寄存器映射
表 49. TIM2 和 TIM3 寄存器映射及复位值
17 通用定时器 (TIM14)
17.1 TIM14 简介
17.2 TIM14 主要特性
图 136. 通用定时器框图 (TIM14)
图名
17.3 TIM14 功能描述
17.3.1 时基单元
图137. 当预分频器的参数从1变到2时，计数器的时序图
图138. 当预分频器的参数从1变到4时，计数器的时序图
17.3.2 计数器模式
图139. 计数器时序图，内部时钟分频因子为1
图140. 计数器时序图，内部时钟分频因子为2
图141. 计数器时序图，内部时钟分频因子为4
图142. 计数器时序图，内部时钟分频因子为 N
图143. 计数器时序图，当ARPE=0时的更新事件(TIMx_ARR没有预装
图144. 计数器时序图，当ARPE=1时的更新事件(TIMx_ARR预装载)
17.3.3 时钟源
图145. 一般模式下的控制电路，内部时钟分频因子为1
17.3.4 捕获/比较通道
图 146. 捕获/比较通道(如：通道1输入部分)
图147. 捕获/比较通道1的主电路
图148. 捕获/比较通道的输出部分(通道1)
17.3.5 输入捕捉模式
17.3.6 强制输出模式
17.3.7 输出比较模式
图149. 输出比较模式，翻转OC1
17.3.8 PWM 模式
图150. 边沿对齐的PWM波形(ARR=8)
17.3.9 调试模式
17.4 TIM14 寄存器
17.4.1 TIM14 控制寄存器 1 (TIM14_CR1)
17.4.2 TIM14 中断使能寄存器 (TIM14_DIER)
17.4.3 TIM14 状态寄存器 (TIM14_SR)
17.4.4 TIM14 事件产生寄存器 (TIM14_EGR)
17.4.5 TIM14 捕捉/比较模式寄存器1 (TIM14_CCMR1)
17.4.6 TIM14 捕捉/比较使能寄存器 (TIM14_CCER)
表 50. 标准OCx通道的输出控制位
17.4.7 TIM14 计数器 (TIM14_CNT)
17.4.8 TIM14 预分频器 (TIM14_PSC)
17.4.9 TIM14 自动重装寄存器 (TIM14_ARR)
17.4.10 TIM14 捕捉/比较寄存器1 (TIM14_CCR1)
17.4.11 TIM14 选项寄存器 (TIM14_OR)
17.4.12 TIM14 寄存器映射
表 51. TIM14 寄存器映射与 复位值
18 通用定时器 (TIM15/16/17)
18.1 TIM15/16/17 简介
18.2 TIM15 主要功能
18.3 TIM16 和 TIM17 主要特性
图 151. TIM15 框图
图 152. TIM16 和 TIM17 框图
18.4 TIM15/16/17 功能描述
18.4.1 时基单元
图153. 当预分频器的参数从1变到2时，计数器的时序图
图名
图154. 当预分频器的参数从1变到4时，计数器的时序图
图名
18.4.2 计数模式
图 155. 计数器时序图，内部时钟分频因子为1
图 156. 计数器时序图，内部时钟分频因子为2
图 157. 计数器时序图，内部时钟分频因子为4
图名
图 158. 计数器时序图，内部时钟分频因子为N
图名
图159. 计数器时序图，当ARPE=0时的更新事件(TIMx_ARR
图名
图 160. 计数器时序图，当ARPE=1时的更新事件(预装入了TIM
图名
18.4.3 重复计数器
图 161. 不同模式及不同TIMx_RCR寄存器设置下更新速率的例子
18.4.4 时钟源
图162. 一般模式下的控制电路，内部时钟分频因子为1
图163. TI2 外部时钟连接示例
图164. 外部时钟模式1下的控制电路
18.4.5 捕获/比较通道
图 165. 捕获/比较通道(如：通道1输入部分)
图166. 捕获/比较通道1的主电路
图167. 捕获/比较通道的输出部分(通道1)
图168. 捕获/比较通道的输出部分(TIM15的通道2)
18.4.6 输入捕获模式
18.4.7 PWM 输入 (仅TIM15)
图169. PWM输入模式时序
18.4.8 强置输出模式
18.4.9 输出比较模式
图170. 输出比较模式，翻转OC1
18.4.10 PWM 模式
图171. 边沿对齐的PWM波形(ARR=8)
18.4.11 互补输出和死区插入
图172. 带死区插入的互补输出
图173. 死区波形延迟大于负脉冲
图174. 死区波形延迟大于正脉冲
18.4.12 使用刹车功能
图175. 响应刹车的输出
18.4.13 单脉冲模式
图176. 单脉冲模式的例子
18.4.14 TIM15外部触发的同步
图177. 复位模式下的控制电路
图178. 门控模式下的控制电路
图179. 触发器模式下的控制电路
18.4.15 定时器同步(TIM15)
18.4.16 调试模式
18.5 TIM15 寄存器描述
18.5.1 TIM15 控制寄存器 1 (TIM15_CR1)
18.5.2 TIM15 控制寄存器 2 (TIM15_CR2)
18.5.3 TIM15 从模式控制寄存器 (TIM15_SMCR)
表 52. TIMx 内部触发连接
18.5.4 TIM15 DMA/中断使能寄存器 (TIM15_DIER)
18.5.5 TIM15状态寄存器 (TIM15_SR)
18.5.6 TIM15 事件产生寄存器 (TIM15_EGR)
18.5.7 TIM15 捕捉/比较模式寄存器1 (TIM15_CCMR1)
18.5.8 TIM15捕捉/比较使能M15_CCER)
表 53. 带刹车功能的互补OCx和OCxN通道的输出控制位
18.5.9 TIM15 计数器 (TIM15_CNT)
18.5.10 TIM15 预分频寄存器 (TIM15_PSC)
18.5.11 TIM15 自动重装寄存器 (TIM15_ARR)
18.5.12 TIM15 重复计数寄存器(TIM15_RCR)
18.5.13 TIM15 捕捉/比较寄存器 1 (TIM15_CCR1)
18.5.14 TIM15 捕捉/比较寄存器2 (TIM15_CCR2)
18.5.15 TIM15 刹车与死区时间寄存器 (TIM15_BDTR)
18.5.16 TIM15 DMA 控制寄存器 (TIM15_DCR)
18.5.17 TIM15 DMA全传输地址寄存器 (TIM15_DMAR)
18.5.18 TIM15 寄存器映射
表 54. TIM15 寄存器映射与 复位值
18.6 TIM16 和 TIM17 寄存器
18.6.1 TIM16 和 TIM17 控制寄存器 1 (TIM16_CR1
18.6.2 TIM16 和 TIM17 控制寄存器 2 (TIM16_CR2
18.6.3 TIM16 和 TIM17 DMA/中断允许寄存器(TIM16_D
18.6.4 TIM16 和 TIM17状态寄存器(TIM16_SR 和 TIM
18.6.5 TIM16 和 TIM17事件产生寄存器(TIM16_EGR 和
18.6.6 TIM16 和 TIM17捕捉/比较模式寄存器1 (TIM16_C
18.6.7 TIM16 和 TIM17 捕捉/比较使能寄存器 (TIM16_C
表 55. 带刹车功能的互补OCx和OCxN通道的输出控制位
18.6.8 TIM16 和 TIM17 计数器 (TIM16_CNT 和 TI
18.6.9 TIM16 和 TIM17预分频寄存器(TIM16_PSC 和 T
18.6.10 TIM16 和 TIM17自动重装寄存器(TIM16_ARR 和
18.6.11 TIM16 和 TIM17重复计数寄存器(TIM16_RCR 和
18.6.12 TIM16 和 TIM17 捕捉/比较寄存器 1 (TIM16_
18.6.13 TIM16 和 TIM17刹车与死区时间寄存器(TIM16_
18.6.14 TIM16 和 TIM17 DMA 控制寄存器 (TIM16_
18.6.15 TIM16 和 TIM17 DMA 全传输地址寄存器 (TI
18.6.16 TIM16 和 TIM17寄存器映射
表 56. TIM16和TIM17 寄存器映射与 复位值
19 基本定时器 (TIM6)
19.1 TIM6 简介
19.2 TIM6 主要特性
图 180. 基本寄存器框图
19.3 TIM6 功能描述
19.3.1 时基单元
图181. 预分频系数从1变到2的计数器时序图
图182. 预分频系数从1变到4的计数器时序图
19.3.2 计数模式
图183. 计数器时序图，内部时钟分频系数为1
图184. 计数器时序图，内部时钟分频系数为2
图185. 计数器时序图，内部时钟分频系数为4
图186. 计数器时序图，内部时钟分频系数为N
图187. 计数器时序图，当ARPE=1时的更新事件(无预装载TIMx_ARR
图188. 计数器时序图，当ARPE=1时的更新事件(预装载TIMx_ARR)
19.3.3 时钟源
图189. 普通模式时序图，内部时钟分频系数为1
19.3.4 调试模式
19.4 TIM6 寄存器
19.4.1 TIM6 控制寄存器1 (TIM6_CR1)
19.4.2 TIM6 控制寄存器2 (TIM6_CR2)
19.4.3 TIM6 DMA/中断使能寄存器 (TIM6_DIER)
19.4.4 TIM6 状态寄存器 (TIM6_SR)
19.4.5 TIM6 事件产生寄存器 (TIM6_EGR)
19.4.6 TIM6 定时器 (TIM6_CNT)
19.4.7 TIM6 预分频器(TIM6_PSC)
19.4.8 TIM6 自动重装寄存器 (TIM6_ARR)
19.4.9 TIM6 寄存器映射
表 57. TIM6 寄存器映射与位值
图名
20 独立看门狗(IWWDG)
20.1 简介
20.2 IWWDG主要功能
20.3 IWWDG功能描述
20.3.1 窗口选项
20.3.2 硬件看门狗
20.3.3 寄存器访问保护
20.3.4 调试模式
图190. 独立看门狗框图
20.4 IWWDG寄存器
20.4.1 关键字寄存器(IWWDG_KR)
20.4.2 预分频寄存器（IWWDG_PR）
20.4.3 重加载寄存器（IWWDG_RLR）
20.4.4 状态寄存器（IWWDG_SR）
20.4.5 窗口寄存器（IWWDG_WINR）
20.4.6 IWWDG寄存器镜像
表58. CRC寄存器镜像和复位值
21 窗口看门狗(WWDG)
21.1 WWDG 简介
21.2 主要特性
21.3 功能描述
图 191. 看门狗框图
21.4 如何设置看门狗超时
图192. 窗口看门狗时序图
21.5 调试模式
21.6 WWDG registers寄存器
21.6.1 Control register (WWDG_CR)控制寄存器
21.6.2 配置寄存器(WWDG_CFR)
21.6.3 Status register (WWDG_SR)状态寄存器
21.6.4 WWDG寄存器映像
表59. WWDG寄存器映像和复位值
22 实时时钟 (RTC)
22.1 简介
22.2 主要特性
22.3 功能描述
22.3.1 RTC框图
图193. RTC框图
表 60. RTC pin PC13 配置
表 61. LSE pin PC14 配置
表 62. LSE pin PC15 配置
22.3.2 时钟和预分频器
22.3.3 实时时钟和日历
22.3.4 可编程报警
22.3.5 RTC 初始化及配置
22.3.6 读日历寄存器
22.3.7 复位过程
22.3.8 RTC同步
22.3.9 RTC参考时钟检测
22.3.10 RTC平滑数字校准
22.3.11 时间戳功能
22.3.12 侵入检测
22.3.13 校准时钟输出
22.3.14 报警输出
22.4 RTC低功耗模式
表 63. RTC低功耗模式的影响
22.5 RTC 中断
表 64. 中断控制位
22.6 RTC寄存器
22.6.1 RTC时间寄存器 (RTC_TR)
22.6.2 RTC日期寄存器 (RTC_DR)
22.6.3 RTC控制寄存器(RTC_CR)
22.6.4 RTC初始化和状态寄存器(RTC_ISR)
22.6.5 RTC预分频器寄存器 (RTC_PRER)
22.6.6 RTC alarm A 寄存器 (RTC_ALRMAR)
22.6.7 RTC 亚秒寄存器 (RTC_SSR)
22.6.8 RTC 移位控制寄存器 (RTC_SHIFTR)
22.6.9 RTC 写保护寄存器 (RTC_WPR)
22.6.10 RTC 时间戳事件寄存器 (RTC_TSTR)
22.6.11 RTC 时间戳日期寄存器 (RTC_TSDR)
22.6.12 RTC 时间戳亚秒寄存器 (RTC_TSSSR)
22.6.13 RTC 校准寄存器 (RTC_CALR)
22.6.14 RTC 侵入和复用功能配置寄存器(RTC_TAFCR)
22.6.15 RTC alarm A 亚秒寄存器(RTC_ALRMASSR)
22.6.16 RTC 备份寄存器 (RTC_BKPxR)
22.6.17 RTC 寄存器映像
表 65. RTC寄存器映像和复位值
23 IC 接口
23.1 IC 简介
23.2 IC的主要特点
23.3 IC具体功能配备
表67. STM32F0xx的IC1和2的功能差异
23.4 IC功能描述
23.4.1 IC1框图
图194. IC1框图
图名
23.4.2 IC2框图
图195. IC2框图
图名
23.4.3 IC时钟要求
23.4.4 模式选择
图196. IC总线协议
23.4.5 IC的初始化
图197. 建立和保持时间
表68. IC SMBus规范的数据建立和保持时间
图198. IC初始化流程图
23.4.6 软件复位
23.4.7 数据发送
图199. 数据接收
图200. 数据传输
表69. I2C配置表
23.4.8 IC 从机模式
图201. 从机初始化流程图
图202. I2C从机发送的发送顺序流程图，NOSTRETCH = 0
图203. I2C从机发送的发送顺序流程图，NOSTRETCH = 1
图204. I2C从机发送机传输总线图
图205. I2C从机接收器的传输顺序流程图，NOSTRETCH = 0
图206. I2C从机接收器的传输顺序流程图，NOSTRETCH = 1
图207. I2C从机接收机的传输总线图
23.4.9 IC 主模式
图208. 主机时钟的产生
表70. I2C SMBus规范的时钟时序
图209. 主机初始化流程图
Figure 210. 10-bit address read acces
图211. 10位地址的读访问 HEAD10R = 1
图212. N<=255字节时的I2C主机发送器传输顺序流程图
图213. N>255字节时的I2C主机发送器传输顺序流程图
图215. N<=255字节时的I2C主机接收器传输顺序流程图
图216. N>255字节时的I2C主机接收器传输顺序流程图
图217. IC主机接收传输时序图
23.4.10 I2Cx_TIMINGR寄存器配置举例：
表71. f = 8 MHz的时序设置的例子
表 72. fI2C_CLK = 16 MHz的时序设置的例子
表 73. fI2C_CLK = 48 MHz的时序设置的例子
23.4.11 SMBus特定功能
表74. SMBus超时规范
图218. t, t 超时间隔
23.4.12 SMBus初始化
表75. SMBus带PEC的的配置表
23.4.13 SMBus： I2Cx_TIMINGR寄存器配置举例
表76. 各种I2C_CLK频率下TIMEOUTA设置举例
表77. 各种I2C_CLK频率下TIMEOUTB设置举例
表78. 各种I2C_CLK频率下TIMEOUTA设置举例
表名
23.4.14 SMBus从机模式
图219. SMBus从机发送N字节+PEC时的传输顺序流程图
图220. SMBus从机发送(SBC=1)传输时序图
图221. SMBus从机接收N字节+PEC时的传输顺序流程图
图222. SMBus从机接收(SBC=1)传输时序图
图223. SMBus主机发送传输时序图
图224. SMBus主机接收传输时序图
图名
23.4.15 根据地址匹配事件从STOP模式唤醒
23.4.16 错误条件
23.4.17 DMA请求
23.5 IC 中断
表79. IC中断请求
图225. IC中断镜像图
23.6 IC 调试模式
23.7 IC 寄存器
23.7.1 控制寄存器1（I2Cx_CR1）
23.7.2 控制寄存器2（USART_CR2）
23.7.3 本机地址1寄存器（I2Cx_OAR1）
23.7.4 本机地址2寄存器（I2Cx_OAR2）
23.7.5 时序寄存器（I2Cx_TIMINGR）
23.7.6 超时寄存器（I2Cx_TIMEOUTR）
23.7.7 中断和状态寄存器（I2Cx_ISR）
23.7.8 中断清除寄存器（I2Cx_ICR）
23.7.9 PEC寄存器（I2Cx_PECR）
23.7.10 接收数据寄存器（I2Cx_RXDR）
23.7.11 发送数据寄存器（I2Cx_TXDR）
23.8 IC寄存器映射
表80. IC寄存器镜像和复位值
24 通用同步异步串行收发器（USART）
24.1 USART介绍
24.2 USART主要功能
24.3 USART扩展功能
24.4 USART具体功能配备
表81. STM32F0xx USART具体功能配备
24.5 USART功能描述
图226. USART框图
24.5.1 USART符号描述
图227. 字长设置
24.5.2 发送器
图228. 可配置的停止位
图229. 发送时TC/TXE的变化情况
24.5.3 接收器
图230. 过采样率为16或8时的起始位侦测
图231. 过采样率为16的时候的数据采样
图232. 过采样率为8的时候的数据采样
表82. 从采样数据中检测噪声
表82. 从采样数据中检测噪声
24.5.4 分数波特率的产生
表83. f=8MHz或f=12MHz,过采样率为16时设置波特率时的误差计算
表84. f=8MHz或f=12MHz 过采样率为8时 设置波特率时的误差计算
表85. f=16MHz或f=24MHz,过采样率为16时设置波特率时的误差计
表86. f=16MHz或f=24MHz,过采样率为8时设置波特率时的误差计算
表87. f=1MHz或f=8MHz,过采样率为16时设置波特率时的误差计算
表88. f=1MHz或f=8MHz,过采样率为8时 设置波特率时的误差计算
表89. f=16MHz或f=32MHz,过采样率为16时 设置波特率时的误差
表89. f=16MHz或f=32MHz,过采样率为16时 设置波特率时的误差
表90. f=16MHz或f=32MHz,过采样率为8时 设置波特率时的误差计
24.5.5 USART接收器对时钟的变化容忍度
表91. 当DIV_Fraction为0时串口接收容忍度
表 92. 当DIV_Fraction为非0时串口接收容忍度
24.5.6 自动波特率检测
24.5.7 多机通讯
图233. 用线路空闲检测从静默模式唤醒
图234. 利用地址标记检测退出静默模式
24.5.8 Modbus通讯
24.5.9 校验控制
表93. 帧格式
24.5.10 LIN（本地互联网络）模式
图235. LIN模式下断开信号检测（11位断开长度-LBDL位为1时）
图236. LIN模式下的断开检测与帧错误的检测
24.5.11 USART同步模式
图237. USART同步发送的例子
图 238. USART数据时钟时序示例（M=0）
图239. USART数据时钟时序示例（M=1）
图240. RX数据建立/保持时间
24.5.12 单线半双工通讯
24.5.13 智能卡模式
图241. ISO 7816-3 异步协议
图242. 用1.5位停止位时检测校验错误
24.5.14 IrDA SIR ENDEC功能模块
图243. IrDA SIR ENDEC -框图
图244. IrDA数据调制(3/16) – 普通模式
24.5.15 用DMA实现连续通讯
图245. 利用DMA发送
图246. 利用DMA接收
24.5.16 硬件流控制和RS485驱动使能
图247. 2个USART之间的硬件流控制
图248. RTS流控制
图249. CTS流控制
24.5.17 从Stop模式唤醒
24.6 USART中断
表94. USART中断请求
图250. USART中断镜像图
24.7 USART寄存器
24.7.1 控制寄存器1（USART_CR1）
24.7.2 控制寄存器2（USART_CR2）
24.7.3 控制寄存器3（USART_CR3）
24.7.4 波特率寄存器（USART_BRR）
24.7.5 保护时间和预分频器寄存器（USART_GTPR）
24.7.6 接收超时寄存器（USART_RTOR）
24.7.7 请求寄存器（USART_RQR）
24.7.8 中断和状态寄存器（USART_ISR）
24.7.9 中断标志清除寄存器（USART_ICR）
24.7.10 数据接收寄存器（USART_RDR）
24.7.11 数据发送寄存器（USART_TDR）
24.7.12 USART寄存器镜像
表95. USART寄存器镜像和复位值
25 串行外设接口/ I2S音频（SPI/I2S）
25.1 简介
25.1.1 SPI主要特点
25.1.2 SPI扩展功能
25.1.3 I2S特性
25.2 SPI/I2S具体功能配备
25.3 SPI功能描述
25.3.1 一般说明
图251. SPI框图
图252. 全双工单主/单从应用
图253. 半双工单主/单从应用
图254. 简单的单主/单从应用（主机仅发送/从机仅接收）
25.3.3 标准多从机通讯
图255. 主机和3个独立的从机
25.3.4 从机选择（NSS）的引脚管理）
图256. 硬件/软件从机选择管理
25.3.5 通讯格式
图257. 数据时钟时序图
图258. 当数据长度不等于8位或16位时的数据对齐
25.3.6 SPI的初始化
25.3.7 数据发送和接收流程
图259. 传输和接收FIFO中的数据打包
25.3.8 状态标志
25.3.9 错误标志
25.4 SPI特殊功能
25.4.1 NSS脉冲模式
图260. 摩托罗拉SPI主模式下NSSP脉冲的产生
25.4.2 TI模式
图261. TI模式传输
25.4.3 CRC计算
25.5 SPI中断
表96. SPI中断请求
25.6 IS的功能说明
25.6.1 IS的一般描述
图262. IS框图
25.6.2 支持的音频协议
图263. IS飞利浦协议波形(16/32位全精度，CPOL = 0)
图264. IS飞利浦协议标准波形(24位帧，CPOL = 0)
图265. 发送0x8EAA33
图266. 接收0x8EAA33
图267. IS飞利浦协议标准波形(16位扩展至32位包帧，CPOL = 0)
图268. 16位扩展至32位包帧的例子
图269. MSB对齐16位或32位全精度，CPOL = 0
图270. MSB对齐24位数据，CPOL = 0
图271. MSB对齐16位数据扩展到32位包帧，CPOL = 0
图272. LSB对齐16位或32位全精度，CPOL = 0
图273. LSB对齐24位数据，CPOL = 0
图274. 发送0x3478AE要求的操作
图276. LSB对齐16位数据扩展到32位包帧，CPOL = 0
图277. 16位扩展至32位包帧的例子
图278. PCM标准波形(16位)
25.6.3 时钟发生器
图280. 音频采样频率定义
图281. IS时钟发生器结构
表97. 音频频率精度（PLLM的VCO = 1MHz时）
表98. 音频频率精度（PLLM的VCO = 2MHz时）
表99. 音频频率精度，使用标准的8兆赫的HSE（只针对大容量和超大容量的产品
表100. 音频频率精度，使用标准的25MHz和PLL3（只针对互联型产品）
表101. 音频频率精度，使用标准的14.7456MHz和PLL3（只针对互联
25.6.4 IS 主模式
25.6.5 IS 从模式
25.6.6 状态标志位
25.6.7 IS 中断
表102. IS的中断请求
25.6.8 DMA功能
25.7 SPI 和 I2S 寄存器描述
25.7.1 SPI控制寄存器1（SPIx_CR1）
25.7.2 SPI控制寄存器2（SPIx_CR2）
25.7.3 SPI状态寄存器（SPIx_SR）
25.7.4 SPI数据寄存器（SPIx_DR）
25.7.5 SPI的CRC多项式寄存器（SPIx_CRCPR）
25.7.6 SPI接收CRC寄存器（SPIx_RXCRCR）
25.7.7 SPI 发送CRC寄存器（SPIx_TXCRCR）
25.7.8 SPIx_IS配置寄存器（SPIx_I2SCFGR）
25.7.9 SPIx_IS预分频寄存器（SPIx_I2SPR）
25.7.10 SPI/I2S寄存器地址映象
表103. SPI寄存器镜像和复位值
26 触摸传感控制器(TSC)
26.1 简介
26.2 TSC主要功能
26.3 TSC功能描述
26.3.1 TSC框图
图282. TSC框图
26.3.2 表面电荷迁移采样概述
图283. 表面电荷迁移模拟I/O口组的结构
表104. 采集顺序一览
图284. 采样电容电压变化
26.3.3 复位和时钟
26.3.4 电荷转移采集顺序
图285. 电荷迁移采集顺序
26.3.5 扩展频谱功能
图286. 扩展频谱可变原理
表105. 扩展频率范围VSAHB时钟频率
26.3.6 最大计数误差
26.3.7 采样电容I/O和通道I/O模式选择
表106. I/O模式，工作状态和IODEF位的值的关系
26.3.8 采集模式
26.3.9 I/O滞回和模拟开关控制
26.3.10 电容传感GPIO
表107. STM32F05xx器件可作电容传感的GPIO
26.4 TSC低功耗模式
表108. 低功耗模式对TSC的影响
26.5 TSC中断
表109. 中断控制位
26.6 TSC寄存器
26.6.1 TSC控制寄存器（TSC_CR）
26.6.2 TSC中断使能寄存器（TSC_IER）
26.6.3 TSC中断清除寄存器（TSC_ICR）
26.6.4 TSC中断状态寄存器（TSC_ISR）
26.6.5 TSC I/O口迟滞控制寄存器（TSC_IOHCR）
26.6.6 TSC I/O模拟开关控制寄存器（TSC_IOASCR）
26.6.7 TSC I/O口采样控制寄存器（TSC_IOSCR）
26.6.8 TSC I/O通道控制寄存器(TSC_IOCCR)
26.6.9 TSC I/O组控制状态寄存器（TSC_IOGCSR）
26.6.10 TSC I/O组x 计数寄存器（TSC_IOGxCR）（x=1.
26.6.11 TSC寄存器镜像
表110. TSC寄存器镜像和复位值
27 HDMI-CEC控制器（HDMI-CEC）
27.1 简介
27.2 HDMI-CEC控制器的主要功能
27.3 HDMI-CEC描述
27.3.1 HDMI-CEC引脚
表111. HDMI-CEC引脚
27.4 功能描述
27.4.1 框图
图287. 框图
27.5 HDMI-CEC的寄存器
27.5.1 CEC控制寄存器（CEC_CR中）
27.5.2 CEC配置寄存器（CEC_CFGR）
27.5.3 CEC Tx数据寄存器（CEC_TXDR）
27.5.4 CEC Rx数据寄存器（CEC_RXDR）
27.5.5 CEC中断和状态寄存器（CEC_ISR）
27.5.6 CEC中断使能寄存器（CEC_IER）*
27.5.7 HDMI-CEC寄存器镜像
表 112. HDMI-CEC寄存器镜像和复位值
28 修订历史
表 113. 文档的修订历史
RM0091
参考手册
STM32F05xxx 先进的 ARM 核 32 位微控制器
简介
本参考手册向应用程序开发人员提供关于如何使用 STM32F05xxx 微控制器的内存和外设所涉
及的全部信息。
STM32F05xxx 是一个由不同存储容量、封装和外设配备的微控制器组成的微控制器家族。
关于型号信息、尺寸和器件的电气特性等详细数据请参考对应的数据手册（datasheet）。
关于 ARM CORTEX ™ -M0 内核的相关信息，请参考 Cortex-M0 技术参考手册。
表 1. 适用产品
类型
微控制器
相关文件
型号
STM32F051x4, STM32F051x6 , STM32F051x8
● Cortex-M0 技术参考手册，可以得自：http://infocenter.arm.com/help/topic/com.arm.doc.
ddi0432c/ DDI0432C_cortex_m0_r0p0_trm.pdf
● STM32F05xxx 数据手册（datasheets） 可得自最近的 ST 销售部门。
April 2012
Doc ID 018940 Rev 1
1
www.st.com
目录
1 文中的约定..................................................................................... 31
1.1 寄存器描述中使用的缩写列表.................................................................. 31
1.2 有关术语....................................................................................... 31
1.3 可用的外设..................................................................................... 32
2 系统及存储器概述.............................................................................. 33
2.1 系统架构....................................................................................... 33
2.2 存储器组织..................................................................................... 35
2.2.1 介绍........................................................................................ 35
2.2.2 存储器映像和寄存器编址..................................................................... 35
2.3 内置的 SRAM................................................................................... 39
2.4 闪存存储器概述................................................................................ 39
2.5 启动配置 ( Boot configuration ).................................................................. 39
3 嵌入式闪存..................................................................................... 41
3.1 闪存主要特性................................................................................... 41
3.2 闪存功能描述................................................................................... 41
3.2.1 闪存结构................................................................................... 41
3.2.2 读保护...................................................................................... 42
3.2.3 Flash 写和擦除操作.......................................................................... 43
3.3 存储保护....................................................................................... 48
3.3.1 读保护...................................................................................... 48
3.3.2 写保护...................................................................................... 50
3.3.3 选项字节的写保护........................................................................... 51
3.4 Flash 中断...................................................................................... 51
3.5 Flash 寄存器描述............................................................................... 51
3.5.1 Flash 访问控制寄存器（FLASH_ACR）.......................................................... 51
3.5.2 Flash 关键字寄存器.......................................................................... 52
3.5.3 Flash 选项关键字寄存器 (FLASH_OPTKEYR)...................................................... 53
3.5.4 Flash 状态寄存器 (FLASH_SR).................................................................. 53
3.5.5 Flash 控制寄存器 (FLASH_CR).................................................................. 54
3.5.6 Flash 地址寄存器 (FLASH_AR).................................................................. 55
3.5.7 选项字节寄存器 (FLASH_OBR)................................................................. 56
3.5.8 写保护寄存器 (FLASH_WRPR).................................................................. 57
3.6 Flash 寄存器镜像............................................................................... 57
2
Documentation conventionsRM0091Doc ID 018940 Rev 1
4 选项字节描述................................................................................... 58
5 CRC 计算单元.................................................................................. 61
5.1 简介 ............................................................................................ 61
5.2 CRC 主要功能.................................................................................. 61
5.3 CRC 功能描述.................................................................................. 62
5.4 CRC 寄存器..................................................................................... 63
5.4.1 数据寄存器 (CRC_DR)........................................................................ 63
5.4.2 独立数据寄存器 (CRC_IDR).................................................................... 63
5.4.3 控制寄存器 (CRC_CR)........................................................................ 64
5.4.4 CRC 初值寄存器 (CRC_INIT)................................................................... 65
5.4.5 CRC 寄存器镜像............................................................................. 65
6 电源控制 (PWR)................................................................................ 66
6.1 电源............................................................................................ 66
6.1.1 独立的 A/D 和 D/A 转换器供电和参考电压....................................................... 66
6.1.2 电池备份域................................................................................. 67
6.1.3 电压调节器................................................................................. 68
6.2 电源管理器..................................................................................... 68
6.2.1 上电复位 (POR)/ 掉电复位 (PDR)............................................................... 68
6.2.2 可编程电压检测器 (PVD)...................................................................... 68
6.3 低功耗模式..................................................................................... 70
6.3.1 降低系统时钟频率........................................................................... 70
6.3.2 外设时钟控制............................................................................... 71
6.3.3 睡眠模式 (Sleep mode)........................................................................ 71
6.3.4 停机模式 (Stop mode)......................................................................... 72
6.3.5 待机模式................................................................................... 73
6.3.6 低功耗模式下的自动唤醒..................................................................... 75
6.4 电源控制寄存器................................................................................ 76
6.4.1 电源控制寄存器 (PWR_CR).................................................................... 76
6.4.2 电源控制 / 状态寄存器 (PWR_CSR)............................................................. 78
6.4.3 PWR register map.............................................................................. 80
3
Documentation conventionsRM0091Doc ID 018940 Rev 1
7 复位和时钟控制 (RCC).......................................................................... 81
7.1 复位............................................................................................ 81
7.1.1 System reset.................................................................................. 81
7.1.2 电源复位................................................................................... 82
7.1.3 备份域复位................................................................................. 82
7.2 时钟............................................................................................ 82
7.2.1 HSE clock.................................................................................... 85
7.2.2 HSI clock..................................................................................... 86
7.2.3 PLL......................................................................................... 87
7.2.4 LSE 时钟.................................................................................... 87
7.2.5 LSI 时钟..................................................................................... 87
7.2.6 系统时钟 (SYSCLK) 选择...................................................................... 88
7.2.7 时钟安系统 (CSS)............................................................................ 88
7.2.8 ADC 时钟.................................................................................... 88
7.2.9 RTC 时钟.................................................................................... 88
7.2.10 看门狗时钟................................................................................. 89
7.2.11 时钟输出.................................................................................... 89
7.3 低功耗模式..................................................................................... 89
7.4 RCC 寄存器..................................................................................... 91
7.4.1 时钟控制寄存器 (RCC_CR).................................................................... 91
7.4.2 时钟配置寄存器 (RCC_CFGR).................................................................. 93
7.4.3 时钟中断寄存器 (RCC_CIR).................................................................. 96
7.4.4 APB2 外设复位寄存器 (RCC_APB2RSTR)......................................................... 98
7.4.5 APB1 外设复位寄存器 (RCC_APB1RSTR)........................................................ 100
7.4.6 AHB 外部时钟使能寄存器 (RCC_AHBENR)...................................................... 101
7.4.7 APB2 外设时钟使能寄存器 (RCC_APB2ENR).................................................... 103
7.4.8 APB1 外设时钟使能寄存器 (RCC_APB1ENR)................................................... 104
7.4.9 备份域控制寄存器 (RCC_BDCR)............................................................... 107
7.4.10 控制 / 状态寄存器 (RCC_CSR)................................................................ 109
7.4.11 AHB 外设复位寄存器 (RCC_AHBRSTR)......................................................... 111
7.4.12 时钟配置寄存器 2 (RCC_CFGR2).............................................................. 112
7.4.13 时钟配置寄存器 3 (RCC_CFGR3).............................................................. 113
7.4.14 时钟控制寄存器 2 (RCC_CR2)................................................................. 114
7.4.15 RCC 寄存器映象............................................................................ 115
4
Documentation conventionsRM0091Doc ID 018940 Rev 1
8 通用 I/O (GPIO)................................................................................ 117
8.1 GPIO 介绍..................................................................................... 117
8.2 GPIO 主要特性................................................................................ 117
8.3 GPIO 功能描述................................................................................ 117
8.3.1 通用 I/O (GPIO).............................................................................. 119
8.3.2 I/O 引脚的复用功能和重映射................................................................. 120
8.3.3 I/O 端口控制寄存器......................................................................... 120
8.3.4 I/O 端口数据寄存器......................................................................... 121
8.3.5 I/O 数据位处理............................................................................. 121
8.3.6 GPIO 锁定机制.............................................................................. 121
8.3.7 I/O 复用功能输入 / 输出...................................................................... 122
8.3.8 外部中断 / 唤醒线........................................................................... 122
8.3.9 输入配置.................................................................................. 122
8.3.10 输出配置.................................................................................. 123
8.3.11 复用功能配置.............................................................................. 123
8.3.12 模拟配置.................................................................................. 124
8.3.13 HSE 或 LSE 引脚用作 GPIO................................................................... 125
8.3.14 备份域供电下 GPIO 引脚的使用.............................................................. 125
8.4 GPIO 寄存器................................................................................... 125
8.4.1 GPIO 端口模式寄存器 (GPIOx_MODER) (x = A..D,F)................................................ 125
8.4.2 GPIO 端口输出类型寄存器 (GPIOx_OTYPER) (x = A..D,F)........................................... 126
8.4.3 GPIO 口输出速度寄存器 (GPIOx_OSPEEDR) (x = A..D,F)........................................... 126
8.4.4 GPIO 口上拉 / 下拉寄存器 (GPIOx_PUPDR) (x = A..D,F)............................................ 127
8.4.5 GPIO 端口输入数据寄存器 (GPIOx_IDR) (x = A..D,F)............................................... 127
8.4.6 GPIO 端口输出数据寄存器 (GPIOx_ODR) (x = A..D,F).............................................. 128
8.4.7 GPIO 端口置位 / 复位寄存器 (GPIOx_BSRR) (x = A..D,F)........................................... 128
8.4.8 GPIO 端口配置锁定寄存器 (GPIOx_LCKR) (x = A..B)............................................... 129
8.4.9 GPIO 复用功能低位寄存器 (GPIOx_AFRL) (x = A..B)............................................... 130
8.4.10 GPIO 复用功能高位寄存器 (GPIOx_AFRH) (x = A..B)............................................... 130
8.4.11 端口位复位寄存器 (GPIOx_BRR) (x=A..G)........................................................ 131
8.4.12 GPIO 寄存器映像........................................................................... 131
9 系统配置控制器 (SYSCFG)..................................................................... 133
9.1 SYSCFG 寄存器............................................................................... 133
9.1.1 SYSCFG 配置寄存器 1 (SYSCFG_CFGR1)........................................................ 133
5
Documentation conventionsRM0091Doc ID 018940 Rev 1
9.1.2 SYSCFG 外部中断配置寄存器 1 (SYSCFG_EXTICR1).............................................. 134
9.1.3 SYSCFG 外部中断配置寄存器 2 (SYSCFG_EXTICR2).............................................. 136
9.1.4 SYSCFG 外部中断配置寄存器 3 (SYSCFG_EXTICR3).............................................. 136
9.1.5 SYSCFG 外部 中断配置寄存器 4 (SYSCFG_EXTICR4)............................................. 137
9.1.6 SYSCFG 配置寄存器 2 (SYSCFG_CFGR2)........................................................ 137
9.1.7 SYSCFG 寄存器映射......................................................................... 138
10 DMA 控制器 (DMA)........................................................................... 140
10.1 DMA 简介.................................................................................... 140
10.2 DMA 主要特性............................................................................... 140
10.3 DMA 功能描述............................................................................... 141
10.3.1 DMA 处理................................................................................. 141
10.3.2 仲载器.................................................................................... 142
10.3.3 DMA 通道................................................................................. 142
10.3.4 可编程的数据宽度，数据对齐方式和数据大小端............................................. 144
10.3.5 错误管理................................................................................. 145
10.3.6 中断...................................................................................... 145
10.3.7 DMA 请求映象............................................................................. 145
10.4 DMA 寄存器.................................................................................. 148
10.4.1 DMA 中断状态寄存器 (DMA_ISR)............................................................. 148
10.4.2 DMA 中断标志清除寄存器 (DMA_IFCR)........................................................ 149
10.4.3 DMA 通道 x 配置寄存器 (DMA_CCRx) (x = 1..5).................................................. 150
10.4.4 DMA 通道 x 传输数量寄存器 (DMA_CNDTRx) (x = 1..5)............................................ 151
10.4.5 DMA 通道 x 外设地址寄存器 (DMA_CPARx) (x = 1..5)............................................. 152
10.4.6 DMA 通道 x 存储器地址寄存器 (DMA_CMARx) (x = 1..5)........................................... 152
10.4.7 DMA 寄存器映像........................................................................... 153
11 中断和事件................................................................................... 155
11.1 嵌套向量中断控制器 (NVIC).................................................................. 155
11.1.1 NVIC 主要特性............................................................................. 155
11.1.2 SysTick 校准值寄存器....................................................................... 155
11.1.3 中断和异常向量........................................................................... 155
11.2 外部中断和事件控制器 (EXTI)................................................................ 157
11.2.1 主要特性.................................................................................. 157
11.2.2 框图...................................................................................... 157
6
Documentation conventionsRM0091Doc ID 018940 Rev 1
11.2.3 唤醒事件管理............................................................................. 158
11.2.4 异步的内部中断........................................................................... 158
11.2.5 功能说明.................................................................................. 159
11.2.6 外部和内部中断 / 事件线路映像............................................................. 159
11.3 EXTI 寄存器.................................................................................. 161
11.3.1 中断屏蔽寄存器 (EXTI_IMR).................................................................. 161
11.3.2 事件屏蔽寄存器 (EXTI_EMR)................................................................. 161
11.3.3 上升沿 触发选择寄存器 (EXTI_RTSR)......................................................... 162
11.3.4 下降沿触发选择寄存器 (EXTI_FTSR).......................................................... 162
11.3.5 软件中断事件寄存器 (EXTI_SWIER)........................................................... 163
11.3.6 挂起寄存器 (EXTI_PR)..................................................................... 163
11.3.7 EXTI 寄存器映像........................................................................... 165
12 模拟数字转换器 (ADC)........................................................................ 166
12.1 介绍.......................................................................................... 166
12.2 ADC 主要特性................................................................................ 167
12.3 ADC 引脚和内部信号......................................................................... 168
12.4 ADC 功能描述................................................................................ 169
12.4.1 校准 (ADCAL).............................................................................. 169
12.4.2 ADC 开关控制 (ADEN, ADDIS, ADRDY).......................................................... 170
12.4.3 ADC 时钟.................................................................................. 171
12.4.4 ADC 配置.................................................................................. 172
12.4.5 通道选择 (CHSEL, SCANDIR)................................................................. 172
12.4.6 可编程采样时间 (SMP)...................................................................... 173
12.4.7 单次转换模式 (CONT=0)..................................................................... 173
12.4.8 连续转换模式 (CONT=1)..................................................................... 174
12.4.9 启动转换 (ADSTART)........................................................................ 174
12.4.10 时序...................................................................................... 175
12.4.11 停止当前转换 (ADSTP)...................................................................... 175
12.5 转换的外部触发和触发极性 (EXTSEL, EXTEN)............................................... 176
12.5.1 断续模式 (DISCEN)......................................................................... 177
12.5.2 可编程转换分辩率 (RES) – 快速转换模式..................................................... 177
7
Documentation conventionsRM0091Doc ID 018940 Rev 1
12.5.3 转换结束 , 采样阶段结束 (EOC, EOSMP 标志 )................................................. 178
12.5.4 序列转换结束 (EOS 标志 )................................................................... 178
12.5.5 示例时序图 ( 单次 / 连续 模式 , 硬件 / 软件触发 ).............................................. 179
12.6 数据对齐..................................................................................... 181
12.6.1 数据寄存器与数据对齐 (ADC_DR, ALIGN)...................................................... 181
12.6.2 ADC 过冲 (OVR, OVRMOD)................................................................... 181
12.6.3 在无 DMA 参于的情况下管理一序列的转换数据............................................... 182
12.6.4 在无 DAM 和无过冲条件下来管理转换数据................................................... 182
12.6.5 用 DMA 管理转换数据...................................................................... 182
12.7 低功耗特性................................................................................... 183
12.7.1 自动延迟转换模式 (AUTDLY)................................................................. 183
12.7.2 自动关断模式 (AUTOFF)..................................................................... 184
12.8 模拟窗口看门狗 (AWDEN, AWDSGL, AWDCH, AWD_HTR/LTR, AWD)....................... 186
12.9 温度传感器................................................................................... 187
12.10 电池电压监测................................................................................. 188
12.11 ADC 中断.................................................................................... 189
12.12 ADC 寄存器.................................................................................. 190
12.12.1 ADC 中断和状态寄存器 (ADC_ISR)........................................................... 190
12.12.2 ADC 中断使能寄存器 (ADC_IER)............................................................. 191
12.12.3 ADC 控制寄存器 (ADC_CR)................................................................. 192
12.12.4 ADC 配置寄存器 1 (ADC_CFGR1)............................................................. 194
12.12.5 ADC 配置寄存器 2 (ADC_CFGR2)............................................................. 197
12.12.6 ADC 采样时间寄存器 (ADC_SMPR)........................................................... 198
12.12.7 ADC 看门狗阀值寄存器 (ADC_TR)........................................................... 198
12.12.8 ADC 通道选择寄存器 (ADC_CHSELR)......................................................... 199
12.12.9 ADC 数据寄存器 (ADC_DR)................................................................. 199
12.12.10 ADC 通用配置寄存器 (ADC_CCR)............................................................ 200
12.12.11 ADC 寄存器映像.......................................................................... 201
13 数字模拟转换器.............................................................................. 203
13.1 DAC 简介.................................................................................... 203
13.2 DAC 主要特性................................................................................ 203
13.3 DAC 功能描述................................................................................ 204
13.3.1 使能 DAC 通道 ............................................................................ 204
8
Documentation conventionsRM0091Doc ID 018940 Rev 1
相关推荐
2023年江西萍乡中考道德与法治真题及答案.doc
2012年重庆南川中考生物真题及答案.doc
2013年江西师范大学地理学综合及文艺理论基础考研真题.doc
2020年四川甘孜小升初语文真题及答案I卷.doc
2020年注册岩土工程师专业基础考试真题及答案.doc
2023-2024学年福建省厦门市九年级上学期数学月考试题及答案.doc
2021-2022学年辽宁省沈阳市大东区九年级上学期语文期末试题及答案.doc
2022-2023学年北京东城区初三第一学期物理期末试卷及答案.doc
2018上半年江西教师资格初中地理学科知识与教学能力真题及答案.doc
2012年河北国家公务员申论考试真题及答案-省级.doc
2020-2021学年江苏省扬州市江都区邵樊片九年级上学期数学第一次质量检测试题及答案.doc
2022下半年黑龙江教师资格证中学综合素质真题及答案.doc
