logo资料库

32bit ALU verilog code.doc

第1页 / 共1页
资料共1页,全文预览结束
module ALU(sa,sb,ALUop,o); input [31:0]sa,sb; input [2:0]ALUop; output [31:0]o; reg [31:0]ol; always@(sa or sb or ALUop) begin case(ALUop) 1:o=sa+sb; 2:o=sa-sb; 3:o=sa|sb; 4:{o,ol}=sa*sb; 5:o=sa/sb; 6:o=sa%sb; endcase end endmodule
分享到:
收藏