基于quartus的EDA八路抢答器电子设计.doc-资料库

35eb64fd-a30f-48fa-8805-c3c7119686a3.doc.pdf-第1页.png

第1页 / 共12页

35eb64fd-a30f-48fa-8805-c3c7119686a3.doc.pdf-第2页.png

第2页 / 共12页

35eb64fd-a30f-48fa-8805-c3c7119686a3.doc.pdf-第3页.png

第3页 / 共12页

35eb64fd-a30f-48fa-8805-c3c7119686a3.doc.pdf-第4页.png

第4页 / 共12页

35eb64fd-a30f-48fa-8805-c3c7119686a3.doc.pdf-第5页.png

第5页 / 共12页

35eb64fd-a30f-48fa-8805-c3c7119686a3.doc.pdf-第6页.png

第6页 / 共12页

35eb64fd-a30f-48fa-8805-c3c7119686a3.doc.pdf-第7页.png

第7页 / 共12页

35eb64fd-a30f-48fa-8805-c3c7119686a3.doc.pdf-第8页.png

第8页 / 共12页

课程设计课程名称电子技术综合设计与实践题目名称八位数字抢答器学生学院自动化学院专业班级 2012 年 11 月 18 日摘要抢答器电路设计方案很多，有用专用芯片设计的、有用复杂可编程逻辑电路设计的、有 I

用单片机设计制作的、也有用可编程控制器完成的，但由于我们所学的数字电路技术有限，现在只能用一些小规模的集成芯片实现其功能。我们主要采用了 74 系列的芯片作为主要的电路部分和时钟分频，附加一些门电路以实现控制功能。该抢答器除具有基本的抢答功能外，还具有定时、计时和报警功能。主持人通过时间预设开关预设供抢答的时间，系统将完成自动倒计时，计时开始时，预设的 LED 灯会亮一下。若在规定的时间内有人抢答，则计时将自动停止，抢答电路数码管上显示选手编号。若在规定的时间内无人抢答，定是电路显示 00，同时系统中的 LED 会亮，提示主持人本轮抢答无效，实现报警功能。这些设计主要在 Quartus Ⅱ的环境下画出电路图并进行编译，最后下载到 DE2 实验板进行功能验证。关键词：数字电子技术抢答器 74 系列 Quartus Ⅱ 目录 1 设计任务目的与要求 ................................................................................................................................................... 2 II

1.1 设计目的................................................................................................................................................................... 2 1.2 设计要求................................................................................................................................................................... 2 2 模块及其原理介绍....................................................................................................................................................... 2 2.1 抢答器的组成...........................................................................................................................................................2 2.2 抢答器的原理...........................................................................................................................................................5 4 实验结果........................................................................................................................................................................7 5 结论与问题讨论........................................................................................................................................................... 7 5.1 问题讨论..................................................................................................................................................................7 5.2 总结 ...........................................................................................................................................................................7 III

1 设计任务目的与要求 1.1 设计目的 1.熟悉集成电路的引脚安排。 2.掌握编码器、十进制加/减计数器等芯片的逻辑功能及使用方法。 3.了解数字抢答器的组成及工作原理，掌握抢答器的工作原理及其设计方法。 4.熟悉数字抢答器的设计与制作，并能对其在电路中的作用进行分析。 5.熟悉 quartus 原理图设计数字电子电路的方法，学会使用 FPGA 开发数字电子电路。 1.2 设计要求 1．抢答器同时供 8 名选手或 8 个代表队比赛，分别用 8 个按钮 S0 ~ S7 表示。 2.设置一个系统清除和抢答控制开关 S，该开关由主持人控制。 3.抢答器具有锁存与显示功能。即选手按动按钮，锁存相应的编号，并在数码管上显示选手号码。选手抢答实行优先锁存，优先抢答选手的编号一直保持到主持人将系统清除为止。 4.抢答器具有定时抢答功能，且一次抢答的时间由主持人设定（此处设为 30 秒）。当主持人启动"开始"键后，定时器进行减计时，LED 灯短暂的闪烁一下，持续的时间 0.5 秒左右。参赛选手在设定的时间内进行抢答，抢答有效，定时器停止工作，显示器上显示选手的编号和抢答的时间，并保持到主持人将系统清除为止。如果定时时间已到，无人抢答，本次抢答无效，系统报警并禁止抢答，定时显示器上显示 00。 2 模块及其原理介绍 2.1 抢答器的组成抢答器主要由控制端输入电路、优先编码器、触发锁存电路、7 段显示译码器和数码管、指示灯几部分组成。 2

1. 主持人开关实现清零和开始抢答 2. 优先编码器 74148 编码器的作用是将某一开关信息转化为相应的 8421BCD 码，以提供数字显示电路所需要的编码输入。因为电路使用的芯片 74ls148 输入低电平有效，故一开始要把 sw0~7 全部置为高电平。当有选手输入时，GS 使能端输出低电平。 3.锁存器 74279 电路把编码器输出的低电平信号，锁存起来，输入到锁存器 74279，使 74279 的 Q1 端获得一个信号输入到 74148 的 EN 端，促使 74148 工作，使优先者有效，其他人无效。 4. 74283 加法电路由于 74148 出来的数值是从 0~7，选手编号一般为 1~8，所以，设置此加法电路，使 74148 的输出加 1，符合我们正常的使用习惯。 3

5. 7 段显示译码器 7447 译码驱动电路将编码器输出的 8421BCD 码转换为数码管需要的逻辑状态，并且为保证数码管正常工作提供足够的工作电流。 6. 数码管通常有发光二极管（LED）数码管和液晶（LCD）数码管。实验室的实验板提供的为 LED 数码管。此处用来完成输出抢答选手号码的功能。 7. 74292 分频电路把系统的时钟分频，为计数器提供周期大约 1S 的时钟，提供给计数器计时。 8. 减法计数器电路实现系统倒计时计数，提供信号给报警电路。 4

9. 报警电路当减数减到“00”时 LED[2]会发光报警。 2.2 抢答器的原理主持人推上 (SW [0])按键，系统清零，数码管处于灭零状态；当主持人推下 start(SW[0]) 按键后， LED（LEDG[1]）闪烁一下以其代替 0.5S 的声响，抢答芯片处于工作状态，故数码显示处于灭零状态。当有人抢答（先后按下 SW7-SW0，优先者为准，高电平有效），74148 抢答芯片可以实现输出优先者的编号且使其他选手的按键操作无效，并使 74192 停止计数，显示电路显示选手编号和剩余时间。当优先抢答者回答完问题后，由主持人操作清零 clear(SW[0])按键，使抢答电路复位，以便于进行下一轮抢答。当计时结束仍没有选手抢答，则抢答无效，即优先编码器抢答无效。电路显示剩余时间 “00”， LED[2]会发光报警。主持人操作清零 clear(SW[0])按键，使抢答电路复位，以便于进行下一轮抢答。 5

3 设计 3.1 设计框图 3.2 电路设计原理图 6

资料库

基于quartus的EDA八路抢答器电子设计.doc

相关推荐

开发技术

热门标签

最新资料