FPGA实验报告.pdf-资料库

西安电子科技大学可编程逻辑器、件原理、应用课程实验报告实验名称实验一 4 位减法、加法器设计通信工程学院 5 班姓名杨志明学号 1601120452 同作者实验日期 2017 年 4 月 8 日成绩指导教师评语：指导教师：年月日一、实验目的实验报告内容基本要求及参考格式设计带借位、进位的 4 位二进制减法、加法器，要求考虑借位、进位。在软件环境下，编写源文件，并用器件实现。二、实验所用仪器（或实验环境） Lattice Diamond 软件平台、LATTICE XP2 系列实验板三、实验基本原理及步骤（或方案设计及理论计算）实验步骤： 1、建立新工程 add-sub4，选择器件，选择器件，择芯片 family 中选择 laattic XP2，Device 选择 LFXP2-5E,Part Names 选择 LFXP2-5E- 6TN144C。 2、建立源文件 add-sub4。 3、综合，编译。

4、进行管脚分配，在此实验中，采用按键 19 开关为加、减法的选择，拨码开关 55 为是否有进位及借位，LED37 为进位的显示，LED39、40、 43、44 分别为输出结果的显示。 5、程序的烧写。实现程序 module add-sub4 (cbin,result,cout,sel); //cbin 表示进位或借位，sel 表示选择加减法 input cbin;//定义进位或借位 input sel; output result,cout; reg [3:0] result;//寄存器长度设置 reg cout; parameter a = 4'b1001, b = 4'b0101;//计算参量的设置 always@(sel) begin if(sel) //sel 为 1 进行加法运算，否则进行减法运算 {cout,result}=a + b + cbin; else //减法器 {cout,result}=a - b - cbin; end endmodule 四、实验数据记录（或仿真及软件设计） 1、加、减法的验证当不按按键 19 时，二极管 37、44 亮，39、43、44 灭，即显示数字为 01110 验证为加法运算，结果正确。当按下按键 19 时，二极管 37、39、 43、44 亮，40 灭，即显示数字为 00100，验证为减法运算，结果正确。 2、有进位、借位的加、减法验证松开按键 19，且拨码开关拨向“1”，二极管 37 亮，39、40、43、44 灭，即显示数字为 01111，表示有进位。按下按键 19，二极管 37、39、

40 亮，43、44 灭，即显示数字为 00011，所以程序实现了带借位、进位的 4 位二进制减法、加法器。五、实验结果分析及回答问题（或测试环境及测试结果）实验代码中 result 一开始忘记分配寄存器长度，编译出错。加上[3:0]后程序正确。

西安电子科技大学可编程逻辑器、件原理、应用课程实验报告实验名称实验二序列检测器的设计与实现通信工程学院 5 班姓名杨志明学号 1601120452 同作者实验日期 2017 年 4 月 8 日成绩指导教师评语：指导教师：年月日一、实验目的实验报告内容基本要求及参考格式设计一个设计序列检测器，要求检测器有一个输入端 X，被检测的信号为二进制序列串行输入，检测器有一个输出端 Z，当二进制序列连续有四个 1 时，输出为 1，其余情况均输出为 0。在软件环境下编写源文件，并用器件实现。二、实验所用仪器（或实验环境） Lattice Diamond 软件平台、LATTICE XP2 系列实验板三、实验基本原理及步骤（或方案设计及理论计算）实验步骤： 1、建立新工程 seqdet，选择芯片 family 中选择 laattic XP2，Device 选择

LFXP2-5E,Part Names 选择 LFXP2-5E-6TN144C。 2、建立源文件 seqdet。 3、综合，编译。 4、进行管脚分配，在此实验中，采用按键 19 开关为 rst 复位键，LED37 为检测结果输出，按键开关 52 为 CLK 信号的输入，按键开关 50 为待检测输入 X。 5、烧写程序。实现程序 module seqdet(x,z,clk,rst); input x,clk,rst; output z; wire z; reg [2:0] state; parameter IDLE=3'b000, s0=3'b001, s1=3'b010, s2=3'b011, s3=3'b100; assign z=(state==s3&&x==1)?1:0; always @(posedge clk) begin if(!rst) state<=IDLE; else case(state) IDLE: begin if(x==0) state<=IDLE; else

state<=s0; end s0: begin if(x==0) state<=IDLE; else state<=s1; end s1: begin if(x==0) state<=IDLE; else state<=s2; end s2: begin if(x==0) state<=IDLE; else state<=s3; end s3: begin if(x==0) state<=IDLE; else state<=s3; end default: state<=IDLE; endcase end

endmodule 四、实验数据记录（或仿真及软件设计） 1、1111 序列的检测 2、复位信号的验证，按下按键开关 19，并按下按键开关 52，LED37 亮表示复位成功。 3、因为是上升沿触发，所以输入 1 时按一下按键 52CLK 时对 X 是状态进行检测，如果 X 未被按下表示输出为 1，按下表示输出为 0，所以当仅按键 52 按下被按下 4 次时 LED37 熄灭。其他序列均为亮的状态。五、结果分析及回答问题（或测试环境及测试结果）实验代码中 result 一开始忘记分配寄存器长度，编译出错。加上[3:0]后程序正确。

西安电子科技大学可编程逻辑器、件原理、应用课程实验报告实验名称实验三变模计数器通信工程学院 5 班姓名杨志明学号 1601120452 同作者实验日期 2017 年 4 月 15 日成绩指导教师评语：指导教师：年月日一、实验目的实验报告内容基本要求及参考格式设计模为 9，11，13，15 的可变模计数器，使其能在键盘的控制下，实现变模计数，并在软件环境下，编写源文件，并用器件实现。二、实验所用仪器（或实验环境） Lattice Diamond 软件平台、LATTICE XP2 系列实验板三、实验基本原理及步骤（或方案设计及理论计算）实验步骤： 1、建立新工程 conter，选择器件，选择芯片 family 中选择 laattic XP2，Device 选择 LFXP2-5E,Part Names 选择 LFXP2-5E-6TN144C。 2、建立源文件 conter。 3、综合，编译。

资料库

FPGA实验报告.pdf

相关推荐

开发技术

热门标签

最新资料