宁 夏 大 学 新 华 学 院
毕 业 设 计 ( 论 文 ) 开 题 报 告
题 目:基于 FPGA 的 DDS 信号发生器的设计与实现
系 (部) 信息与计算机科学系
专
学
学
班
业 电子信息工程专业
生 沈睿
号 12007247231
号 07(2)
指导教师 何振中
开题报告日期 2010 年 11 月 19 日
宁夏大学新华学院
说
明
一、开题报告应包括下列主要内容:
1.通过学生对文献论述和方案论证,判断是否已充分理解毕业设计(论文)的内容
和要求
2.进度计划是否切实可行;
3.是否具备毕业设计所要求的基础条件。
4.预计研究过程中可能遇到的困难和问题,以及解决的措施;
5.主要参考文献。
二、如学生首次开题报告未通过,需在一周内再进行一次。
三、开题报告由指导教师填写意见、签字后,统一交所在系(部)保存,以备检查。
指导教师评语:
指导教师签字:
检查日期:
一、 课 题 背 景
直接数字频率合成( Direct Digital Synthesizer ,简称: DDS )技术
是一种新的全数字的频率合成原理,它从相位的角度出发直接合成所需波
形。这种技术由美国学者 J.Tiercy,M.Rader 和 B.Gold 于 1971年首次提出,但
限于当时的技术和工艺水平, DDS 技术仅仅在理论上进行了一些探讨,而没
有应用到实际中去。近30年来,随着超大规模集成( Very Large Scale
Integration, 简称: VLSI )、 复杂可编程逻辑器件( Complex Programmable
Logic Device, 简称: CPLD )、 现场可编程门阵列( Field Programmable
Gate Array ,简称: FPGA)等技术的出现以及对 DDS 理论的进一步探讨,使
得 DDS 得到了飞速的发展。 由于其具有频率转换快、分辨率高、频率合成范
围宽、相位噪声低且相位可控制的优点,因此, DDS 技术常用于产生频率
快、转换速度快、分辨率高、相位可控的信号,广泛应用于电子测量、调频
通信、电子对抗等领域。近年来,已有 DDS 技术的波形发生器陆续被研制、
生产和投入应用。
二 、 目 的 和 意 义
信号源是一种基本的电子设备,广泛应用于通信,雷达,测控,电子对
抗以及现代化仪器仪表等领域,是一种为电子测量工作提供符合严格技术要
求的电信号设备,和示波器、电压表、频率计等仪器一样是最普遍、最基本
也是应用最广泛的的电子仪器之一,几乎所有电参量的测量都要用到信号发
生器。综上所述,不论是在生产还是在科研与教学上,信号发生器都是电子
工程师信号仿真试验的最佳工具。随着现代电子技术的飞速发展,现代电子
测量工作对信号发生器的性能提出了更高的要求,不仅要求能产生正弦信号
源、脉冲信号源,还能根据需要产生函数信号源和高频信号源,信号源常有
三方面的用途: (1) 激励源,作为某些电器设备的激励信号。 (2) 信号仿
真,当要研究一个电气设备在某种实际环境下所受的影响时,需要施加具有
与实际环境相同特性的信号,加高频干扰信号,这是旧需要对干扰信号进行
仿真 。( 3 )校准源,用于对一般信号源进行校准或对比,有时称为标准
源。 而传统信号发生器采用专用芯片,成本高,控制方式不灵活,已经越
来越不能满足现代电子测量的需要,正逐步退出历史舞台。可见,为适应现
代电子技术的不断发展和市场要求,研究制作高性能的任意波形发生器十分
有必要,而且意义重大。基于 FPGA 的 DDS 信号发生器,由于可以获得很高的
频率稳定度和精确度,同时可以根据需要方便地实现各种比较复杂的调频、
调相和调幅功能,因此发展非常迅速,尤其是最近随着现代电子技术的不断
发展,其应用更是有了质的飞跃。目前我国已经开始研制信号发生器,并获
得了可喜的成果,但总的来说,我国波形发生器还没有形成真正的产业,并
且我国目前在波形发生器的的种类和性能都与国外同类产品存在较大的差
距,因此加紧对这类产品的研制显得迫在眉睫。
三 、 拟 采 用 方 案 的 论 述
1 、 技 术 指 标
本次设计要求利用 FPGA 设计 DDS 信号发生器,利用 Quartus II 软件对信号
发生器进行电路设计功能仿真,并对仿真结果进行分析。量化的技术指标:
(1) 能够输出典型的方波,三角波,正弦波。
(2) 输出量化位数: 8 位
(3) 输出频率 ≤ 2MHz
2 、 DDS 基 本 原 理
直接数字式频率合成(DDS )技术是近年来随着数字集成电路和微电子技
术的发展而迅速发展起来的一种新的频率合成技术。其基本原理就是将波形
数据先存储起来,然后在频率控制字的作用下,通过相位累加器从存储器中
读出波形数据,最后经过数 / 模转换和低通滤波后输出频率合成。这种频率
合成方法可以获得高精度频率和相位分辨率、快速频率转换时间和低相位噪
声的频率信号,而且结构简单集成度高。
下图 1 为利用 FPGA 设计 DDS 信号发生器的结构框图。该系统可实现标准
的方波、三角波和正弦波输出。其中相位累加器是一个带有累加功能的加法
器,它以设定的频率控制字作为步长来进行加法运算,当其和满时清零,并
进行重新运算,相位寄存器它主要作用是接受发送来的相位控制字数据并进
行寄存,当下一个时钟到来时,输入寄存的数据,对输出信号的频率和相位
进行控制。波形存储器是 DDS 的关键部分,设计时首先需要对时域信号进行
采样,将采样的信号数据储存到波形存储器 ROM 中,每一个地址对应一个
波形点的数值。整个系统各模块实在基准时钟信号 CLK 的控制下协调工作
的。
频 率 字
累 加 器
寻 址
累 加 器
信 号
存 储 器
基 准 时 钟 CLK
频 率 控 制 字
相 位 控 制 字
波 形 控 制 字
频 率 字
寄 存 器
相 位 字
寄 存 器
控 制 字
寄 存 器
图 1 DDS 信号发生器的结构框图
3 、 FPGA 设 计 模 块 划 分
整个设计有一个顶层模块,按照功能要求划分为三个功能模块,其中第二
个模块是 DDS 核心模块,比较复杂,又划分为四个模块。如图 2 所示: DDS
波形发生器的 FPGA 的电路设计主要是用 FPGA 设计 DDS 的核心部分,即相位加
法器,控制字寄存器, N 位累加器,信号存储器。
顶 层 模 块
时 钟 模 块
DDS 控 制 模 块
信 号 选 择 模 块
PW 输 入
FW 输 入
N 位 累 加 器
信 号 存 储 器
图 2 FPGA 设计模块流程图
4 、 FPGA 设 计 流 程
FPGA 是一类高集成度的可编程逻辑器件,起源于美国的 Xilinx 公司,该
公司于 1985 年推出了世界上第一块 FPGA 芯片。在这二十年的发展过程中,
FPGA 的硬件体系结构和软件开发工具都在不断的完善,日趋成熟。从最初
的 1200 个可用门,90年代时几十万个可用门,发展到目前数百万门至上千万
门的单片 FPGA 芯片, Xilinx 、 Altera 等世界顶级厂商已经将 FPGA 器件的
集成度提高到一个新的水平。
FPGA 结合了微电子技术、电路技术、EDA 技术,使设计者可以集中精力
进行所需逻辑功能的设计,缩短设计周期,提高设计质量。 一个完整的
FPGA 设计流程包括电路设计与输入、功能仿真、综合后仿真、实现、布线
后仿真和下板调试等主要步骤,如下 图 3 所示。
Y
N
原 理 问
题 ?
N
N
开 始
N
电 路 设 计 与 输 入
综合优
化问题?
N
功能仿真
正确否
Y
综 合 优 化
Y
Y
综合仿真
正确否
Y
实 现 过 程
时序仿真
正确否
Y
布局布线
问 题 ?
N
烧 写 芯 片,在 线 调 试
结 束
图 3
FPGA 设计流程图
四 、 预 计 遇 到 的 困 难 及 解 决 方 案
1 、基于 FPGA 的 DDS 信号器的实现方法有多种,在选择比较合适的方案时,
会遇到困难。解决方法是对各种实现方法的原理进行深入研究,对比选择较
好的实现方式。
2 、使用 Quartus II 软件编译程序的时候肯定会出现这样或那样的错误,解
决方法是通过查找相关书籍或请教老师查找程序中的语法错误并改正错误。
3 、在使用 Quartus II 软件仿真的过程中,对某些操作可能不太熟悉,解决
方法是查找相关资料,学习软件的使用方法。
4 、在硬件调试过程中可能不能完全达到技术指标,解决方法是更换些许元
器件,需要反复调试。
五 、 进 度 安 排
日期
毕业设计日程安排
11.13-11.15
收集相关资料,并研究学习
11.16-11.24
完成开题报告
11.27-01.02
研究 DDS 的工作原理
01.03-01.07
学习 FPGA 基础知识及 FPGA 设计流程
01.08-01.21
学习 HDL 硬件描述语言
01.22-01.25
学习使用 Quartus II 软件
01.26-02.13
编写程序并在 Quartus II
软件上编译仿真
02.14-02.15
对 DDS 波形发生器的仿真结果进行分析
02.16-02.29
毕业设计资料整改和完善 ,
撰写毕业论文
02.30-03.06
准备毕业答辩
表 1-1 毕业设计日程安排表