第1页 / 共1368页
第2页 / 共1368页
第3页 / 共1368页
第4页 / 共1368页
第5页 / 共1368页
第6页 / 共1368页
第7页 / 共1368页
第8页 / 共1368页
Hi3519AV100 4K Smart IP Camera SoC 用户指南.pdf
扉 页
前 言
目 录
通用格式约定
表格内容约定
寄存器访问类型约定
数值单位约定
1 产品概述
目 录
插图目录
表格目录
1.1 概述
1.2 应用场景
1.2.1 Hi3519AV100 智能IP摄像机解决方案
1.2.2 Hi3519AV100 航拍相机解决方案
1.3 架构
1.3.1 概述
1.3.2 处理器内核
1.3.3 DSP
1.3.4 NNIE
1.3.5 视频编解码
1.3.6 视频接口
1.3.7 ISP与图像处理
1.3.8 2D图形处理
1.3.9 视频拼接硬件加速引擎
1.3.10 CV硬件加速引擎
1.3.11 音频接口
1.3.12 音频编解码
1.3.13 网络接口
1.3.14 安全引擎
1.3.15 外围接口
1.3.16 外部存储器接口
1.3.17 多种启动模式可配置
1.3.18 支持多种镜像烧写模式
1.3.19 SDK
1.3.20 芯片物理规格
1.4 启动和升级模式
1.4.1 概述
启动介质选择
PCIe从启动模式
烧写（升级）模式
1.4.2 启动模式和对应的信号锁存值对应关系
1.4.3 安全启动
1.5 地址空间映射
2 硬件特性
目 录
插图目录
表格目录
2.1 封装与管脚分布
2.1.1 封装
2.1.2 管脚分布
2.2 管脚信息描述
2.3 焊接工艺建议
2.3.1 无铅回流焊工艺参数要求
2.3.2 混合回流焊工艺参数要求
2.4 潮敏参数
2.4.1 海思产品防潮包装
2.4.1.1 包装信息
2.4.1.2 潮敏产品进料检验
2.4.2 存放与使用
2.4.3 重新烘烤
2.5 电性能参数
2.5.1 功耗参数
2.5.2 温度和热阻参数
2.5.3 工作条件
2.5.4 上下电顺序
2.5.5 DC/AC电气参数
2.5.6 MIPI/LVDS Rx 电气参数
2.5.7 MIPI Tx电气参数
2.5.8 SLVS-EC电气参数
2.5.9 SDIO电气参数
2.5.10 AUDIO CODEC电气参数
2.5.11 PCIe 电气参数
2.6 接口时序
2.6.1 DDR接口时序
2.6.1.1 写操作时序
命令和地址相对于CK的写操作时序
DQS相对于CK的写操作时序
2.6.1.2 读操作时序
命令和地址相对于CK的读操作时序
CK相对于DQS的读操作时序
DQS相对于DQ的读操作时序
2.6.1.3 时序参数
2.6.2 NAND FLASH接口时序
2.6.2.1 命令周期时序
2.6.2.2 地址周期时序
2.6.2.3 写数据时序
2.6.2.4 读数据时序
2.6.3 SPI FLASH接口时序
2.6.4 Ethernet MAC接口时序
2.6.4.1 RMII接口时序
2.6.4.2 RGMII接口时序
2.6.4.3 MDIO接口时序
2.6.5 VI接口时序
2.6.6 VO接口时序
2.6.7 AIAO接口时序
2.6.7.1 I2S接口时序
2.6.7.2 PCM模式接口时序
2.6.8 I2C时序
2.6.9 SPI接口时序
2.6.10 MIPI Rx接口时序
2.6.11 MIPI Tx接口时序
2.6.12 SLVS-EC 接口时序
2.6.13 SDIO/MMC接口时序
3 系统
目 录
插图目录
表格目录
3.1 复位
3.1.1 概述
3.1.2 复位控制
3.1.3 复位配置
3.1.3.1 上电复位
3.1.3.2 系统复位
3.1.3.3 模块软复位
3.2 时钟
3.2.1 概述
3.2.2 功能框图
3.2.3 时钟资源分布
3.2.4 PLL配置
3.2.4.2 注意事项
3.2.5 CRG寄存器概览
3.2.6 CRG寄存器描述
PERI_CRG_PLL0
PERI_CRG_PLL1
PERI_CRG_PLL2
PERI_CRG_PLL3
PERI_CRG_PLL4
PERI_CRG_PLL5
PERI_CRG_PLL6
PERI_CRG_PLL7
PERI_CRG_PLL10
PERI_CRG_PLL11
PERI_CRG_PLL14
PERI_CRG_PLL15
PERI_CRG_PLL16
PERI_CRG_PLL17
PERI_CRG_PLL18
PERI_CRG_PLL19
PERI_CRG_PLL45
PERI_CRG_PLL46
PERI_CRG50
PERI_CRG51
PERI_CRG52
PERI_CRG55
PERI_CRG56
PERI_CRG57
PERI_CRG58
PERI_CRG59
PERI_CRG60
PERI_CRG61
PERI_CRG62
PERI_CRG63
PERI_CRG64
PERI_CRG65
PERI_CRG66
PERI_CRG67
PERI_CRG68
PERI_CRG69
PERI_CRG70
PERI_CRG71
PERI_CRG72
PERI_CRG73
PERI_CRG74
PERI_CRG75
PERI_CRG76
PERI_CRG77
PERI_CRG79
PERI_CRG80
PERI_CRG82
PERI_CRG83
PERI_CRG84
PERI_CRG86
PERI_CRG87
PERI_CRG88
PERI_CRG89
PERI_CRG90
PERI_CRG91
PERI_CRG92
PERI_CRG93
PERI_CRG97
PERI_CRG98
PERI_CRG99
PERI_CRG100
PERI_CRG101
PERI_CRG102
PERI_CRG104
PERI_CRG105
PERI_CRG106
PERI_CRG123
PERI_CRG133
3.3 处理器子系统
3.4 中断系统
3.4.1 概述
3.4.2 中断源分配
3.5 系统控制器
3.5.1 概述
3.5.2 特点
3.5.3 功能描述
3.5.3.1 软复位控制
3.5.3.2 系统地址重映射控制
3.5.3.3 对关键寄存器的写保护
3.5.3.4 芯片的标识寄存器
3.5.4 系统控制器寄存器
3.5.4.1 系统控制器寄存器概览
3.5.4.2 系统控制器寄存器描述
SC_CTRL
SC_SYSRES
SOFTINT
SOFTTYPE
PERISTAT
SC_LOCKEN
SYSSTAT
CHIP_ID
VENDOR_ID
3.5.5 MISC寄存器
3.5.5.1 MISC寄存器概览
3.5.5.2 MISC寄存器描述
MISC_CTRL0
MISC_CTRL1
MISC_CTRL3
MISC_CTRL4
MISC_CTRL5
MISC_CTRL6
MISC_CTRL8
MISC_CTRL9
MISC_CTRL10
MISC_CTRL11
MISC_CTRL12
MISC_CTRL13
MISC_CTRL14
MISC_CTRL15
MISC_CTRL18
MISC_CTRL19
MISC_CTRL20
MISC_CTRL24
MISC_CTRL25
MISC_CTRL26
MISC_CTRL27
MISC_CTRL28
MISC_CTRL29
MISC_CTRL30
MISC_CTRL31
MISC_CTRL32
MISC_CTRL33
MISC_CTRL34
MISC_CTRL35
MISC_CTRL36
MISC_CTRL38
MISC_CTRL39
MISC_CTRL73
MISC_CTRL74
MISC_CTRL75
MISC_CTRL76
MISC_CTRL77
MISC_CTRL78
MISC_CTRL79
MISC_CTRL80
MISC_CTRL81
MISC_CTRL82
MISC_CTRL83
MISC_CTRL84
MISC_CTRL85
MISC_CTRL86
MISC_CTRL87
MISC_CTRL88
MISC_CTRL93
3.5.6 QOS寄存器
3.5.6.1 QOS寄存器概览
3.5.6.2 QOS寄存器描述
QOS_CTRL0
QOS_CTRL1
QOS_CTRL2
QOS_CTRL3
QOS_CTRL4
QOS_CTRL5
QOS_CTRL6
QOS_CTRL7
QOS_CTRL8
QOS_CTRL9
QOS_CTRL10
QOS_CTRL11
3.6 DMA控制器
3.6.1 概述
3.6.2 特点
3.6.3 功能描述
3.6.3.1 外设请求线
3.6.3.2 访问空间
3.6.3.3 基本传输
3.6.3.4 链表传输
3.6.3.5 中断和状态
3.6.3.6 通道安全配置
3.6.4 工作方式
3.6.4.1 时钟和复位
3.6.4.2 初始化
3.6.4.3 基本传输
3.6.4.4 链表传输
3.6.4.5 中断处理
3.6.5 DMAC寄存器概览
3.6.6 DMAC寄存器描述
INT_STAT
INT_TC1
INT_TC2
INT_ERR1
INT_ERR2
INT_ERR3
INT_TC1_MASK
INT_TC2_MASK
INT_ERR1_MASK
INT_ERR2_MASK
INT_ERR3_MASK
C(n)_CURR_CNT0
C(n)_CURR_SRC_ADDR
C(n)_CURR_DES_ADDR
INT_TC1_RAW
INT_TC2_RAW
INT_ERR1_RAW
INT_ERR2_RAW
INT_ERR3_RAW
CH_PRI
CH_STAT
C(n)_LLI
C(n)_DES_BINDX
C(n)_SRC_BINDX
C(n)_CNT0
C(n)_SRC_ADDR
C(n)_DES_ADDR
C(n)_CONFIG
C(n)_AXI_CONF
DMAC_VERSION
3.7 VDMA控制器
3.7.1 概述
3.7.2 特点
3.7.3 功能描述
3.7.3.1 DMAC功能描述
3.7.3.2 SMMU功能描述
3.8 定时器
3.8.1 概述
3.8.2 特点
3.8.3 功能描述
3.8.4 工作方式
初始化
中断处理
时钟选择
3.8.5 Timer寄存器概览
3.8.6 Timer寄存器描述
TIMERx_LOAD
TIMERx_VALUE
TIMERx_CONTROL
TIMERx_INTCLR
TIMERx_RIS
TIMERx_MIS
TIMERx_BGLOAD
3.9 看门狗
3.9.1 概述
3.9.2 特点
3.9.3 功能描述
应用框图
功能原理
3.9.4 工作方式
计数时钟频率配置
系统初始化配置
中断处理过程
关闭WatchDog
3.9.5 WDG寄存器概览
3.9.6 WDG寄存器描述
WDG_LOAD
WDG_VALUE
WDG_CONTROL
WDG_INTCLR
WDG_RIS
WDG_MIS
WDG_LOCK
3.10 实时时钟
3.10.1 概述
3.10.2 特点
3.10.3 功能描述
3.10.4 工作方式
3.10.4.1 计数时钟频率
3.10.4.2 软复位
3.10.4.3 RTC初始化
3.10.4.4 RTC时间配置
3.10.4.5 RTC时间读取
3.10.4.6 中断处理
3.10.4.7 RTC寄存器的访问
3.10.5 RTC寄存器概览
3.10.6 RTC寄存器描述
SPI_CLK_DIV
SPI_RW
3.10.7 RTC内部寄存器描述
RTC_10MS_COUNT
RTC_S_COUNT
RTC_M_COUNT
RTC_H_COUNT
RTC_D_COUNT_L
RTC_D_COUNT_H
RTC_MR_10MS
RTC_MR_S
RTC_MR_M
RTC_MR_H
RTC_MR_D_L
RTC_MR_D_H
RTC_LR_10MS
RTC_LR_S
RTC_LR_M
RTC_LR_H
RTC_LR_D_L
RTC_LR_D_H
RTC_LORD
RTC_IMSC
RTC_INT_CLR
RTC_MSC_INT
RTC_RAW_INT
RTC_CLK
RTC_POR_N
RTC_UV_CTRL
LDO_RTC_CTRL
SDM_COEF_OUSIDE_H
SDM_COEF_OUSIDE_L
USER_REGISTER1
USER_REGISTER2
USER_REGISTER3
USER_REGISTER4
USER_REGISTER5
USER_REGISTER6
USER_REGISTER7
USER_REGISTER8
RTC_REG_LOCK1
RTC_REG_LOCK2
RTC_REG_LOCK3
RTC_REG_LOCK4
3.11 电源管理与低功耗模式
3.11.1 概述
3.11.2 电源管理(PMC)
3.11.2.1 功能描述
3.11.2.2 PMC寄存器概览
3.11.2.3 PMC寄存器描述
PMC_WAKEUP0_IO_CTRL
PMC_WAKEUP1_IO_CTRL
PMC_SEQ0_IO_CTRL
PMC_SEQ1_IO_CTRL
PMC_SEQ2_IO_CTRL
PMC_EN0_IO_CTRL
PMC_EN1_IO_CTRL
PWR_CTRL0
PWR_CTRL1
PWR_CTRL2
PWR_CTRL3
PWR_CTRL4
PWR_CTRL5
PWR_CTRL6
PWR_CTRL7
PWR_USER_REG0
PWR_USER_REG1
PWR_USER_REG2
PWR_USER_REG3
PWR_REG_LOCK
PWR_DDR_STANDBY_REGn
3.11.3 时钟控制
关闭不需要的时钟
调整模块的工作频率
3.11.4 模块级低功耗控制
关闭不使用的PLL
DDR低功耗控制
3.11.5 AVS功能说明
3.11.5.1 功能描述
3.11.5.2 工作方式
芯片内部温度检测
SVB PWM电压调节
4 存储器接口
目 录
插图目录
表格目录
4.1 DDR控制器
4.1.1 概述
4.1.2 特点
4.1.3 功能描述
4.1.3.1 应用框图
4.1.3.2 功能原理
命令真值表
自动刷新
低功耗管理
仲裁机制
安全功能
流量统计和命令latency统计功能
地址映射方式
4.1.4 工作方式
4.1.4.1 软复位
4.1.4.2 DDR初始化配置流程
4.1.5 AXI寄存器
4.1.5.1 AXI寄存器概览
4.1.5.2 AXI寄存器描述
AXI_CFG_LOCK
AXI_CKG
AXI_ACTION
AXI_REGION_MAP
AXI_REGION_ATTRIB
AXI_QOS_MAP
AXI_QOS_WRPRIn
AXI_QOS_RDPRIn
AXI_QOS_ADPTn
AXI_OSTD_PRTn
AXI_OSTD_PRT_STn
AXI_OSTD_GROUPn
AXI_OSTD_PRI0
AXI_OSTD_PRI1
AXI_OSTD_GROUP_STn
AXI_STATUS
AXI_INT_STATUS
4.1.6 TZASC寄存器
4.1.6.1 TZASC寄存器概览
4.1.6.2 TZASC寄存器描述
SEC_BYPASS
SEC_LOCKDOWN_SELECT
SEC_INT_MSK_WMID
SEC_INT_MSK_RMID
SEC_INT_EN
SEC_INT_STATUS
SEC_INT_CLEAR
SEC_FAIL_CMD_INF_0
SEC_FAIL_CMD_INF_1
SEC_FAIL_CMD_INF_2
SEC_RGN_MAP
SEC_RGN_ATTRIB
SEC_MID_WR
SEC_MID_RD
SEC_RGN_MAP_EXT
SEC_MID_WR_EXT
SEC_MID_RD_EXT
SEC_MASTER_TYPE1_EXT
SEC_MASTER_TYPE1
SEC_INT_MSK_WMID_EXT
SEC_INT_MSK_RMID_EXT
SEC_ITCRG
SEC_ITIP
SEC_ITOP
4.1.7 QOSBUF寄存器
4.1.7.1 QOSBUF寄存器概览
4.1.7.2 QOSBUF寄存器描述
QOSB_ADPT_CTRL
QOSB_BUF_BYP
QOSB_WRTOUT0
QOSB_WRTOUT1
QOSB_WRTOUT2
QOSB_WRTOUT3
QOSB_WRTOUT4
QOSB_WRTOUT5
QOSB_WRTOUT_MAP
QOSB_RDTOUT_MAP
QOSB_CKG_CFG
QOSB_DMC_LVL
QOSB_CMD_SUM
QOSB_CMD_CNT
QOSB_RNK_CNT
QOSB_BNK_CNT0
QOSB_BNK_CNT1
QOSB_BNK_CNT2
QOSB_BNK_CNT3
QOSB_OSTD_CNT
QOSB_WR_CMD_SUM
QOSB_RD_CMD_SUM
QOSB_TIMEOUT_MODE
QOSB_RDTOUT0
QOSB_RDTOUT1
QOSB_RDTOUT2
QOSB_RDTOUT3
QOSB_RDTOUT4
QOSB_RDTOUT5
4.1.8 DMC寄存器
4.1.8.1 DMC寄存器概览
4.1.8.2 DMC寄存器描述
DDRC_CTRL_SREF
DDRC_CFG_SREF
DDRC_CFG_PD
DDRC_CFG_AREF
DDRC_CFG_WORKMODE
DDRC_CFG_WORKMODE2
DDRC_CFG_DDRMODE
DDRC_CFG_SCRAMB
DDRC_CFG_RNKVOLn
DDRC_CFG_ODT
DDRC_CFG_TIMING0
DDRC_CFG_TIMING1
DDRC_CFG_TIMING2
DDRC_CFG_TIMING3
DDRC_CFG_TIMING4
DDRC_CFG_TIMING5
DDRC_CFG_TIMING6
DDRC_CFG_TIMING7
DDRC_CFG_TIMING8
DDRC_CFG_BLDATA
DDRC_CFG_DMCLVL
DDRC_CFG_DDRPHY
4.1.9 DDR PHY寄存器
4.1.9.1 DDR PHY寄存器概览
4.1.9.2 DDR PHY寄存器描述
DRAMTIMER0
DRAMTIMER1
DRAMTIMER2
DRAMTIMER3
DRAMTIMER4
DRAMTIMER5
MODEREG01
MODEREG23
MODEREG45
MODEREG67
MISC
4.2 Flash Memory控制器
4.2.1 概述
4.2.2 特点
4.2.3 功能描述
4.2.3.1 接口描述
Standard SPI模式
Dual-Output /Dual-Input SPI模式
Dual I/O SPI模式
Quad-Output /Quad-Input SPI
Quad I/O SPI模式
4.2.3.2 SPI接口时序说明
4.2.3.3 SPI NAND FALSH地址说明
4.2.3.4 Boot功能
SPI NOR Flash的Boot功能
SPI NAND Flash和NAND Flash的Boot功能
4.2.3.5 寄存器方式操作
4.2.3.6 内置DMA操作方式
4.2.3.7 ECC校验功能
4.2.3.8 TIMEOUT功能
4.2.4 工作流程
4.2.4.1 初始化流程
4.2.4.2 FMC_OP操作流程（寄存器操作方式）
4.2.4.3 读器件状态寄存器操作
4.2.4.4 SPI NOR Flash地址模式切换流程
4.2.4.5 擦除操作流程（SPI NAND Flash和SPI NOR Flash）
4.2.4.6 FMC_OP擦除（NAND Flash）
4.2.4.7 内置DMA读操作流程（FMC_OP_CTRL读操作）
4.2.4.8 内置DMA写操作流程（FMC_OP_CTRL写操作）
4.2.4.9 其它注意事项
4.2.5 数据结构(NAND Flash/SPI NAND Flash)
4.2.5.2 4bit ECC模式(纠错8bit/1KB)
2KB page_size
4KB page_size
4.2.5.3 8bit ECC模式(纠错16bit/1KB)
2KB page_size
4KB page_size
4.2.5.4 24bit ECC模式(纠错24bit/1KB)
2KB page-size
4KB page_size
4.2.6 ECC模式选择说明
4.2.7 FMC寄存器概览
4.2.8 FMC寄存器描述
FMC_CFG
GLOBAL_CFG
TIMING_SPI_CFG
PND_PWIDTH_CFG
PND_OPIDLE_CFG
FMC_INT
FMC_INT_EN
FMC_INT_CLR
FMC_CMD
FMC_ADDRH
FMC_ADDRL
FMC_OP_CFG
SPI_OP_ADDR
FMC_DATA_NUM
FMC_OP
FMC_DMA_LEN
FMC_DMA_AHB_CTRL
FMC_DMA_SADDR_D0
FMC_DMA_SADDR_OOB
FMC_OP_CTRL
FMC_TIMEOUT_WR
FMC_OP_PARA
FMC_BOOT_SET
FMC_LP_CTRL
FMC_EXPCMD
FMC_EXBCMD
FMC_ERR_THD
FMC_FLASH_INFO
FMC_VERSION
FMC_ERR_NUM0_BUF0
FMC_ERR_ALARM_ADDRH
FMC_ERR_ALARM_ADDRL
FMC_ECC_INVALID_ADDRH
FMC_ECC_INVALID_ADDRL
FMC_EXP_OP_CTRL
FMC_EXP_ADDRH
FMC_EXP_ADDRL
FMC_EXP_DMA_SADDR_D0
FMC_EXP_DMA_SADDR_OOB
FMC_EXP_INT
FMC_EXP_INT_EN
FMC_EXP_INT_CLR
FMC_EXP_ERR_NUM0_BUF0
FMC_DMA_SADDRH_D0
FMC_DMA_SADDRH_OOB
FMC_EXP_DMA_SADDRH_D0
FMC_EXP_DMA_SADDRH_OOB
5 GMAC
目 录
插图目录
表格目录
5.1 概述
5.2 功能描述
5.3 总体数据流
5.4 单网口功能配置描述
5.4.1 以太网收发帧管理功能
5.4.2 以太网收包中断管理功能
中断产生
中断清除
5.4.3 配置PHY芯片工作状态
5.4.4 工作模式切换
5.5 典型应用
5.5.1 以太网限速功能
对IP报文的限速
对广播或多播报文的限速
5.5.2 寄存器偏移地址说明
5.5.3 GMAC寄存器概览
5.5.4 GMAC寄存器描述
STATION_ADDR_LOW
STATION_ADDR_HIGH
DUPLEX_SEL_RGMII
FD_FC_TYPE
COL_DISTANCE
PAUSE_THR
MAX_FRM_SIZE
PORT_MODE
PORT_EN
PAUSE_EN
SHORT_RUNTS_THR
DROP_UNK_CTL_FRM
TRANSMIT_CONTROL
REC_FILT_CONTROL
RX_OCTETS_OK_CNT
RX_OCTETS_BAD_CNT
RX_UC_PKTS
RX_MC_PKTS
RX_BC_PKTS
RX_FCS_ERRORS
OCTETS_TRANSMITTED_OK
OCTETS_TRANSMITTED_BAD
TX_UC_PKTS
TX_MC_PKTS
TX_BC_PKTS
TX_CRC_ERROR
LINE_LOOP_BACK
CF_CRC_STRIP
MODE_CHANGE_EN
COL_SLOT_TIME
LOOP_REG
RECV_CONTROL
VLAN_CODE
CRF_MAX_PACKET
CRF_MIN_PACKET
CONTROL_WORD
FLOW_CTRL_PKG_THRSLD
CRF_FLOW_TIME_THRSLD
CRF_BM_PKT_THRSLD
TSO_COE_CTRL
CRF_BM_TIME_THRSLD
MDIO_SINGLE_CMD
MDIO_SINGLE_DATA
ENA_PMU_INT
STATUS_PMU_INT
DESC_WR_RD_ENA
MAC_IF_STAT_CTRL
6 视频编码
目 录
插图目录
6.1 总概述
6.2 VEDU
6.2.1 概述
6.2.2 特点
6.2.3 功能描述
6.3 JPGE
6.3.1 概述
6.3.2 特点
6.3.3 功能描述
7 视频解码
目 录
插图目录
7.1 VDH
7.1.1 概述
7.1.2 功能描述
7.1.3 工作方式
7.2 JPGD
7.2.1 概述
7.2.2 功能描述
7.2.3 工作方式
7.2.3.1 软硬件划分
7.2.3.2 软硬件交互
8 视频及图形处理
目 录
8.1 TDE
8.1.1 概述
8.1.2 功能描述
8.2 VPSS
8.2.1 概述
8.2.2 功能描述
8.3 VGS
8.3.1 概述
8.4 GDC
8.4.1 概述
8.5 AVSP
8.5.1 概述
8.5.2 功能描述
8.6 6-DOF-DIS
8.6.1 概述
9 智能加速引擎
目 录
插图目录
表格目录
9.1 IVE
9.1.1 概述
9.1.2 功能描述
9.1.3 工作方式
9.1.3.1 输入、输出数据格式
9.1.3.2 支持的功能
DMA
Filter
CSC
FilterAndCSC
Sobel
MagAndAng
Dilate
Erode
Thresh
And
Sub
Or
Integral
Histogram
Thresh_S16
Thresh_U16
16BitTo8Bit
OrdStatFilter
Map
Add
Xor
NCC
CCL
GMM
CannyHysEdge
LBP
NormGrad
LKOpticalFlow
STBoxFltAndEigCalc
STCandiCorner
GradFg
MatchBgModel
UpdateBgModel
ANN_MLP_Predict
SVM_Predict
SAD
Resize
GMM2
CNN_Predict
9.1.4 IVE寄存器概览
9.2 DSP
9.2.1 概述
9.2.2 特点
9.2.3 功能描述
9.3 NNIE加速引擎
9.3.1 概述
9.3.2 特点
9.4 DPU
9.4.1 概述
9.4.2 特点
9.4.3 功能描述
10 视频接口
目 录
插图目录
表格目录
10.1 VI
10.1.1 概述
10.1.2 特点
10.1.3 模式功能描述
10.1.3.1 典型应用
10.1.3.2 功能原理
BT 1120接口时序
BT.656接口时序
BT.601接口时序
数字摄像头（DC）接口时序
10.1.3.3 图像CROP
10.1.3.4 图像存储模式
10.1.4 工作方式
10.1.4.1 VICAP的reg_newer功能
10.1.4.2 在线模式硬件工作流程
10.1.4.3 在线模式软件配置流程
10.1.4.4 VIPROC离线模式硬件工作流程
10.1.4.5 VIPROC离线模式软件配置流程
10.1.5 VICAP寄存器概览
10.1.6 VICAP寄存器描述
WK_MODE
AXI_WR_ALINE32_EN
AXI_CFG
AXI_RD_PROT
AXI_WR_PROT
CMUX_SEL
CMUX_ID_CFG
ISP_MODE
VICAP_INT
VICAP_INT_MASK
SLAVE0_MODE_CFG
SLAVE0_MODE_VS_TIME_H
SLAVE0_MODE_VS_TIME_L
SLAVE0_MODE_HS_TIME
SLAVE0_MODE_VS_OUT_TIME_H
SLAVE0_MODE_VS_OUT_TIME_L
SLAVE0_MODE_VS_CYC_H
SLAVE0_MODE_VS_CYC_L
SLAVE0_MODE_HS_CYC
SLAVE0_MODE_VS_OUT_CYC_H
SLAVE0_MODE_VS_OUT_CYC_L
SLAVE0_MODE_HS_DLY_CYC
SLAVE0_MODE_VS_OUT_DLY_CYC_H
SLAVE0_MODE_VS_OUT_DLY_CYC_L
SLAVE1_MODE_CFG
SLAVE1_MODE_VS_TIME_H
SLAVE1_MODE_VS_TIME_L
SLAVE1_MODE_HS_TIME
SLAVE1_MODE_VS_OUT_TIME_H
SLAVE1_MODE_VS_OUT_TIME_L
SLAVE1_MODE_VS_CYC_H
SLAVE1_MODE_VS_CYC_L
SLAVE1_MODE_HS_CYC
SLAVE1_MODE_VS_OUT_CYC_H
SLAVE1_MODE_VS_OUT_CYC_L
SLAVE1_MODE_HS_DLY_CYC
SLAVE1_MODE_VS_OUT_DLY_CYC_H
SLAVE1_MODE_VS_OUT_DLY_CYC_L
SLAVE2_MODE_CFG
SLAVE2_MODE_VS_TIME_H
SLAVE2_MODE_VS_TIME_L
SLAVE2_MODE_HS_TIME
SLAVE2_MODE_VS_OUT_TIME_H
SLAVE2_MODE_VS_OUT_TIME_L
SLAVE2_MODE_VS_CYC_H
SLAVE2_MODE_VS_CYC_L
SLAVE2_MODE_HS_CYC
SLAVE2_MODE_VS_OUT_CYC_H
SLAVE2_MODE_VS_OUT_CYC_L
SLAVE2_MODE_HS_DLY_CYC
SLAVE2_MODE_VS_OUT_DLY_CYC_H
SLAVE2_MODE_VS_OUT_DLY_CYC_L
SLAVE_MODE_TIME_CFG_SEL
SLAVE_MODE_SYN
ONLINE0_CFG
ONLINE0_SIZE
VICAP_AXI0_RD_ERROR
VICAP_AXI0_WR_ERROR
VICAP_DBG_INT
VICAP_DBG_INT_MASK
PT_INTF_MOD
PT_OFFSET0
PT_OFFSET1
PT_OFFSET2
PT_BT656_CFG
PT_UNIFY_TIMING_CFG
PT_GEN_TIMING_CFG
PT_UNIFY_DATA_CFG
PT_GEN_DATA_CFG
PT_GEN_DATA_COEF
PT_GEN_DATA_INIT
PT_YUV444_CFG
PT_FSTART_DLY
PT_FSTART_H_DLY
PT_INTF_HFB
PT_INTF_HACT
PT_INTF_HBB
PT_INTF_VFB
PT_INTF_VACT
PT_INTF_VBB
PT_INTF_VBFB
PT_INTF_VBACT
PT_INTF_VBBB
PT_ID_CFG
PT_FLASH_CFG
PT_FLASH_CYC0
PT_FLASH_CYC1
PT_SHUTTER_CYC0
PT_SHUTTER_CYC1
PT_SHUTTER_CYC2
PT_SHUTTER_CYC3
PT_STATUS
PT_BT656_STATUS
PT_SIZE
PT_INT
PT_INT_MASK
SRC_CTRL
SRC_REG_NEWER
SRC_UPDATE
SRC_CFG
SRC_SIZE
SRC_FADDR_H
SRC_FADDR_L
SRC_INT
SRC_MASK
BAS_CTRL
BAS_REG_NEWER
BAS_SIZE
BAS_CROP_CFG
BAS_CROP0_START
BAS_CROP0_SIZE
BAS_INT
BAS_MASK
ISP_BAS_CFG
ISP_BAS_OUTSIZE
ISP_BAS_ACCH
ISP_BAS_ACCV
ISP_BAS_INCH
ISP_BAS_INCV
ISP_BAS_WEIH
ISP_BAS_WEIV
ISP_BAS_HLUT_H_WADDR
ISP_BAS_HLUT_H_WDATA
ISP_BAS_HLUT_H_RADDR
ISP_BAS_HLUT_H_RDATA
ISP_BAS_HLUT_L_WADDR
ISP_BAS_HLUT_L_WDATA
ISP_BAS_HLUT_L_RADDR
ISP_BAS_HLUT_L_RDATA
ISP_BAS_VLUT_H_WADDR
ISP_BAS_VLUT_H_WDATA
ISP_BAS_VLUT_H_RADDR
ISP_BAS_VLUT_H_RDATA
ISP_BAS_VLUT_L_WADDR
ISP_BAS_VLUT_L_WDATA
ISP_BAS_VLUT_L_RADDR
ISP_BAS_VLUT_L_RDATA
VICAP_WDR_CTRL
VICAP_WDR_IN_SIZE
CH_CTRL
CH_REG_NEWER
CH_DLY_CFG
CH_CROP_CFG
CH_CROP0_START
CH_CROP0_SIZE
CH_SKIP_Y_CFG
CH_SKIP_C_CFG
CH_VCDS_CFG
CH_VCDS_COEF
CH_WCH_Y_CFG
CH_WCH_Y_SIZE
CH_WCH_Y_FADDR_H
CH_WCH_Y_FADDR_L
CH_WCH_Y_STRIDE
CH_WCH_C_CFG
CH_WCH_C_SIZE
CH_WCH_C_FADDR_H
CH_WCH_C_FADDR_L
CH_WCH_C_STRIDE
CH_Y_ACT_SIZE
CH_C_ACT_SIZE
CH_INT
CH_INT_MASK
CH_WCH_STT_CFG
CH_WCH_STT_AE_HIST_ADDR_H
CH_WCH_STT_AE_HIST_ADDR_L
CH_WCH_STT_AE_AVER_R_GR_ADDR_H
CH_WCH_STT_AE_AVER_R_GR_ADDR_L
CH_WCH_STT_AE_AVER_GB_B_ADDR_H
CH_WCH_STT_AE_AVER_GB_B_ADDR_L
CH_WCH_STT_AF_STAT_H1_ADDR_H
CH_WCH_STT_AF_STAT_H1_ADDR_L
CH_WCH_STT_AF_STAT_H2_ADDR_H
CH_WCH_STT_AF_STAT_H2_ADDR_L
CH_WCH_STT_AF_STAT_V1_ADDR_H
CH_WCH_STT_AF_STAT_V1_ADDR_L
CH_WCH_STT_AF_STAT_V2_ADDR_H
CH_WCH_STT_AF_STAT_V2_ADDR_L
CH_WCH_STT_AF_STAT_Y_ADDR_H
CH_WCH_STT_AF_STAT_Y_ADDR_L
CH_WCH_EM_CFG
CH_WCH_EM_SIZE
CH_WCH_EM_FADDR_H
CH_WCH_EM_FADDR_L
10.2 VDP
10.2.1 概述
10.2.2 架构描述
10.2.3 工作方式
10.2.3.1 时钟配置
10.2.3.2 复位
10.2.3.3 输出接口
10.2.3.4 中断
垂直时序中断
低带宽中断
回写完成中断
10.2.4 功能描述
10.2.4.1 视频层功能
视频层V0特性
视频层V1特性
视频层V2特性
10.2.4.2 图形层功能
图形层G0特性
图形层G1特性
图形层G3特性
10.2.4.3 回写通道功能
回写通道WBC0特性
10.2.4.4 叠加处理
叠加特性
10.2.4.5 显示通道
显示通道特性
时序配置
10.2.4.6 超清输出接口
HDMI 2.0特性
10.2.4.7 高清输出接口MIPI Tx
MIPI Tx特性
10.2.4.8 高清输出接口BT.1120
BT.1120特性
10.2.4.9 标清输出接口BT.656
BT.656特性
10.2.4.10 LCD输出接口RGB
10.2.5 VDP寄存器概览
10.2.6 VDP寄存器描述
VOCTRL
VOINTSTA
VOMSKINTSTA
VOINTMSK
VOINTSTA1
VOMSKINTSTA1
VOINTMSK1
CBM_BKG1
CBM_MIX1
CBM_BKG2
CBM_MIX2
LINK_CTRL
PARA_HADDR_VHD_CHN12
PARA_ADDR_VHD_CHN12
PARA_HADDR_VHD_CHN13
PARA_ADDR_VHD_CHN13
PARA_UP_VHD
V0_CTRL
V0_UPD
V0_0RESO_READ
V0_DFPOS
V0_DLPOS
V0_VFPOS
V0_VLPOS
V0_BK
V0_ALPHA
V0_RIMWIDTH
V0_RIMCOL0
V0_RIMCOL1
V0_CVFIR_VINFO
V0_CVFIR_VSP
V0_HFIR_CTRL
V0_HFIRCOEF01
V0_HFIRCOEF23
V0_HFIRCOEF45
V0_HFIRCOEF67
V1_CTRL
V1_UPD
V1_0RESO_READ
V1_DFPOS
V1_DLPOS
V1_VFPOS
V1_VLPOS
V1_BK
V1_ALPHA
V1_RIMWIDTH
V1_RIMCOL0
V1_RIMCOL1
V1_CSC_IDC
V1_CSC_ODC
V1_CSC_IODC
V1_CSC_P0
V1_CSC_P1
V1_CSC_P2
V1_CSC_P3
V1_CSC_P4
V1_CVFIR_VINFO
V1_CVFIR_VSP
V1_HFIR_CTRL
V1_HFIRCOEF01
V1_HFIRCOEF23
V1_HFIRCOEF45
V1_HFIRCOEF67
V2_CTRL
V2_UPD
V2_0RESO_READ
V2_DFPOS
V2_DLPOS
V2_VFPOS
V2_VLPOS
V2_BK
V2_ALPHA
V2_CSC_IDC
V2_CSC_ODC
V2_CSC_IODC
V2_CSC_P0
V2_CSC_P1
V2_CSC_P2
V2_CSC_P3
V2_CSC_P4
V2_CVFIR_VINFO
V2_CVFIR_VSP
V2_HFIR_CTRL
V2_HFIRCOEF01
V2_HFIRCOEF23
V2_HFIRCOEF45
V2_HFIRCOEF67
G0_CTRL
G0_UPD
G0_0RESO_READ
G0_DFPOS
G0_DLPOS
G0_VFPOS
G0_VLPOS
G0_BK
G0_ALPHA
G0_ZME_HINFO
G0_ZME_HSP
G0_ZME_VINFO
G0_ZME_VSP
G1_CTRL
G1_UPD
G1_0RESO_READ
G1_DFPOS
G1_DLPOS
G1_VFPOS
G1_VLPOS
G1_BK
G1_ALPHA
G1_CSC_IDC
G1_CSC_ODC
G1_CSC_IODC
G1_CSC_P0
G1_CSC_P1
G1_CSC_P2
G1_CSC_P3
G1_CSC_P4
G3_CTRL
G3_UPD
G3_0RESO_READ
G3_DFPOS
G3_DLPOS
G3_VFPOS
G3_VLPOS
G3_BK
G3_ALPHA
G3_CSC_IDC
G3_CSC_ODC
G3_CSC_IODC
G3_CSC_P0
G3_CSC_P1
G3_CSC_P2
G3_CSC_P3
G3_CSC_P4
WBC_DHD0_CTRL
WBC_DHD0_UPD
WBC_DHD0_ORESO
WD_HPZME_CTRL
WD_HCDS_CTRL
WD_HCDSCOEF01
WD_HCDSCOEF23
DITHER_CTRL
WD_ZME_HINFO
WD_ZME_HSP
WD_ZME_HRATIO
WD_ZME_VINFO
WD_ZME_VSP
WD_ZME_VRATIO
DHD0_CTRL
DHD0_VSYNC1
DHD0_VSYNC2
DHD0_HSYNC1
DHD0_HSYNC2
DHD0_VPLUS1
DHD0_VPLUS2
DHD0_PWR
DHD0_VTTHD
DHD0_PARATHD
DHD0_START_POS
DHD0_STATE
VO_MUX
INTF0_DITHER_CTRL
INTF_BT_UPD
INTF_BT_SYNC_INV
BT_CLIP0_L
BT_CLIP0_H
INTF_LCD_CTRL
INTF_LCD_UPD
INTF_LCD_SYNC_INV
DHD1_CTRL
DHD1_VSYNC1
DHD1_VSYNC2
DHD1_HSYNC1
DHD1_HSYNC2
DHD1_VPLUS1
DHD1_VPLUS2
DHD1_PWR
DHD1_VTTHD
DHD1_PARATHD
DHD1_START_POS
DHD1_STATE
INTF1_DITHER_CTRL
MAC_OUTSTANDING
MAC_CTRL
VID_READ_CTRL
VID_OUT_CTRL
VID_SRC_INFO
VID_SRC_RESO
VID_SRC_CROP
VID_IN_RESO
ICE_V3R2_SEG_DCMP_GLB_INFO
ICE_V3R2_SEG_DCMP_GLB_INFO_CHM
GFX_OUT_CTRL
GFX_1555_ALPHA
GFX_SRC_INFO
GFX_SRC_RESO
GFX_SRC_CROP
GFX_IRESO
GFX_CKEY_MAX
GFX_CKEY_MIN
GFX_CKEY_MASK
GFX_DCMP_CTRL
10.3 MIPI Rx
10.3.1 概述
10.3.2 特点
10.3.3 功能描述
10.3.3.1 典型应用
10.3.3.2 功能原理
MIPI接口数据格式
MIPI接口线性模式
MIPI接口宽动态模式
LVDS接口数据格式
LVDS接口线性模式
LVDS接口宽动态模式
HiSPi接口数据格式
HiSPi接口线性模式
HiSPi接口宽动态模式
10.3.4 MIPI Rx控制器工作方式
10.3.4.1 MIPI模式配置流程
10.3.4.2 LVDS和HiSPi模式配置流程
10.3.5 MIPI Rx寄存器概览
10.3.6 MIPI Rx寄存器描述
PHY_MODE_LINK(P)
PHY_SKEW_LINK(P)
PHY_LANE_SI_LINK(P)
PHY_EN_LINK(P)
PHY_DATA_LINK(P)
PHY_PH_MIPI_LINK(P)
PHY_DATA_MIPI_LINK(P)
PHY_SYNC_DCT_LINK(P)
PHY_SYNC_SOF0_LINK(P)
PHY_SYNC_SOF1_LINK(P)
PHY_SYNC_SOF2_LINK(P)
PHY_SYNC_SOF3_LINK(P)
PHY_DESKEW_CAL_LINK(P)
MIPI_CIL_INT_RAW_LINK(P)
MIPI_CIL_INT_LINK(P)
MIPI_CIL_INT_MSK_LINK(P)
HS_MODE_SELECT
PHY_EN
LANE_EN
PHY_CIL_CTRL
PHY_LP_SELECT
PHYCFG_MODE
PHYCFG_EN
CHN0_MEM_CTRL
CHN0_CLR_EN
CHN1_MEM_CTRL
CHN1_CLR_EN
CHN2_MEM_CTRL
CHN2_CLR_EN
CHN3_MEM_CTRL
CHN3_CLR_EN
CHN4_MEM_CTRL
CHN4_CLR_EN
MIPI_INT_RAW
MIPI_INT_ST
MIPI_INT_MSK
MIPI(N)_LANES_NUM
MIPI(N)_MAIN_INT_ST
MIPI(N)_DI_1
MIPI(N)_DI_2
MIPI(N)_INT_INTR_ST
MIPI(N)_INT_INTR_MSK
MIPI(N)_INT_INTR2_ST
MIPI(N)_INT_INTR2_MSK
MIPI(N)_FRAME_INTR_ST
MIPI(N)_FRAME_INTR_MSK
MIPI(N)_LINE_INTR_ST
MIPI(N)_LINE_INTR_MSK
MIPI(N)_USERDEF_DT
MIPI(N)_USER_DEF
MIPI(N)_CTRL_MODE_HS
MIPI(N)_DOL_ID_CODE0
MIPI(N)_DOL_ID_CODE1
MIPI(N)_DOL_ID_CODE2
MIPI(N)_CROP_START_CHN0
MIPI(N)_CROP_START_CHN1
MIPI(N)_CROP_START_CHN2
MIPI(N)_CROP_START_CHN3
MIPI(N)_IMGSIZE
MIPI(N)_CTRL_MODE_PIXEL
MIPI(N)_DUMMY_PIX_REG
MIPI(N)_YUVEVEN_THOLD
MIPI(N)_IMGSIZE0_STATIS
MIPI(N)_IMGSIZE1_STATIS
MIPI(N)_IMGSIZE2_STATIS
MIPI(N)_IMGSIZE3_STATIS
MIPI(N)_CTRL_INT_RAW
MIPI(N)_CTRL_INT
MIPI(N)_CTRL_INT_MSK
LVDS(N)_WDR
LVDS(N)_DOLSCD_HBLK
LVDS(N)_CTRL
LVDS(N)_IMGSIZE
LVDS(N)_CROP_START0
LVDS(N)_CROP_START1
LVDS(N)_CROP_START2
LVDS(N)_CROP_START3
LVDS(N)_LANE(M)_SOF_01
LVDS(N)_LANE(M)_SOF_23
LVDS(N)_LANE(M)_EOF_01
LVDS(N)_LANE(M)_EOF_23
LVDS(N)_LANE(M)_SOL_01
LVDS(N)_LANE(M)_SOL_23
LVDS(N)_LANE(M)_EOL_01
LVDS(N)_LANE(M)_EOL_23
LVDS(N)_LANE(M)_NXT_SOF_01
LVDS(N)_LANE(M)_NXT_SOF_23
LVDS(N)_LANE(M)_NXT_EOF_01
LVDS(N)_LANE(M)_NXT_EOF_23
LVDS(N)_LANE(M)_NXT_SOL_01
LVDS(N)_LANE(M)_NXT_SOL_23
LVDS(N)_LANE(M)_NXT_EOL_01
LVDS(N)_LANE(M)_NXT_EOL_23
LVDS(N)_LI_WORD0
LVDS(N)_LI_WORD1
LVDS(N)_LI_WORD2
LVDS(N)_LI_WORD3
LVDS(N)_IMGSIZE0_STATIS
LVDS(N)_IMGSIZE1_STATIS
LVDS(N)_IMGSIZE2_STATIS
LVDS(N)_IMGSIZE3_STATIS
LVDS(N)_OUTPUT_PIX_NUM
LVDS(N)_CTRL_INT_RAW
LVDS(N)_CTRL_INT
LVDS(N)_CTRL_INT_MSK
LANE_ID0_CHN(N)
LANE_ID1_CHN(N)
LANE_ID2_CHN(N)
ALIGN(N)_INT_RAW
ALIGN(N)_INT
ALIGN(N)_INT_MSK
CHN(N)_INT_RAW
CHN(N)_INT
CHN(N)_INT_MASK
10.4 SLVS-EC
10.4.1 概述
10.4.2 特点
10.4.3 功能描述
10.4.3.1 典型应用
10.4.3.2 功能原理
10.4.4 SLVS-EC寄存器概览
10.4.5 SLVS-EC寄存器描述
PHY_EN
PHY_SEL
PHY_TERM_EN
PHY_CDR_EN
PHY_EQ_CTRL0
PHY_EQ_CTRL1
PHY_PDAC_LDO
PHY_POLARITY_REVERSE
PHY_PCS_EN
PHY_PCS_INT_RAW
PHY_PCS_INT
PHY_PCS_INT_MASK
PHY_RSTN_REQ
SLVS_INT_RAW
SLVS_INT
SLVS_INT_MASK
PHY_DESKEW_SYMBOL_LINK
PHY_IDLE0_SYMBOL_LINK
PHY_IDLE1_SYMBOL_LINK
PHY_ALIGN_EN_LINK
PHY_ALIGN_ID_LINK
LINK_CLEAR_EN
LINK_CTRL
LINK_DOL_FR_PAR
LINK_HEIGHT
LINK_BLOCK_SIZE
LINK_PAYLOAD_SIZE
LINK_NUM_BLOCK_SIZE
LINK_WIDTH
LINK_MEMORY_CTRL
LINK_IMGSIZE0_STATUS
LINK_IMGSIZE1_STATUS
LINK_IMGSIZE2_STATUS
LINK_IMGSIZE3_STATUS
LINK_CTRL_INT_RAW
LINK_CTRL_INT
LINK_CTRL_INT_MASK
10.5 MIPI Tx
10.5.1 概述
10.5.2 特点
10.5.3 功能描述
10.5.3.1 Tx D-PHY
10.5.3.2 Tx Controller
数据包的发送
数据类型
接口时序
10.5.4 配置流程
10.5.5 MIPI Tx寄存器概览
10.5.6 MIPI Tx寄存器描述
PWR_UP
CLKMGR_CFG
VCID
COLOR_CODING
LP_CMD_TIM
PCKHDL_CFG
GEN_VCID
MODE_CFG
VID_MODE_CFG
VID_PKT_SIZE
VID_NUM_CHUNKS
VID_NULL_SIZE
VID_HSA_TIME
VID_HBP_TIME
VID_HLINE_TIME
VID_VSA_LINES
VID_VBP_LINES
VID_VFP_LINES
VID_VACTIVE_LINES
EDPI_CMD_SIZE
CMD_MODE_CFG
GEN_HDR
GEN_PLD_DATA
CMD_PKT_STATUS
LP_WR_TO_CNT
BTA_TO_CNT
LPCLK_CTRL
PHY_TMR_LPCLK_CFG
PHY_TMR_CFG
PHY_RSTZ
PHY_IF_CFG
PHY_ULPS_CTRL
PHY_STATUS
PHY_TST_CTRL0
PHY_TST_CTRL1
INT_ST0
INT_ST1
INT_MSK0
INT_MSK1
PHY_CAL
OPERATION_MODE
V_H_SEND
DATATYPE0
CSI_CTRL
SKEW_BEGIN
SKEW_END
LANE_ID
10.5.7 MIPI Tx PHY寄存器概览
10.5.8 MIPI Tx PHY寄存器描述
LP_RX_EN
HS_SLEW_RATE
LP_SLEW_RATE
PLL_SET0
PLL_SET1
PLL_SET2
PLL_SET4
PLL_LOAD
PRE_DELAY_HSCLK
POST_DELAY_HSCLK
TLPX_CLK
TCK_PREPARE
TCLK-ZERO
TCLK-TRAIL
TWAKEUP-CLK
CLOCK_OUT_SEQUENCE
CLOCK_MISC_SET
PRE_DELAY_D0HS
POST_DELAY_D0HS
TLPX_D0
THS_PREPARE-D0
THS-ZERO-D0
THS-TRAIL-D0
TTA-GO-D0
TTA-GET-D0
TWAKEUP-D0
D0_MISC_SET
PRE_DELAY_D1HS
POST_DELAY_D1HS
TLPX_D1
THS_PREPARE-D1
THS-ZERO-D1
THS-TRAIL-D1
TTA-GO-D1
TTA-GET-D1
TWAKEUP-D1
D1_MISC_SET
PRE_DELAY_D2HS
POST_DELAY_D2HS
TLPX_D2
THS_PREPARE-D2
THS-ZERO-D2
THS-TRAIL-D2
TTA-GO-D2
TTA-GET-D2
TWAKEUP-D2
D2_MISC_SET
PRE_DELAY_D3HS
POST_DELAY_D3HS
TLPX_D3
THS_PREPARE-D3
THS-ZERO-D3
THS-TRAIL-D3
TTA-GO-D3
TTA-GET-D3
TWAKEUP-D3
D3_MISC_SET
11 ISP
目 录
插图目录
表格目录
11.1 功能简介
11.2 总体概要
功能框图
工作模式
11.3 ISP中断系统
功能描述
中断时序
11.4 模块功能
BAS
Color_Bar
WDR_Split
Crop
FPN
BLC
DPC
GE
WDR
LogLUT
Bayer NR
LSC
DG
LA
AE
AF统计信息
AWB
DIS
WB
DRC
CAC
DEMOSAIC
CCM
GAMMA
DEHAZE
CSC
SHARPEN
CDS
CUS
CA
CLUT
LDCI
3DNR
12 音频接口
目 录
插图目录
表格目录
12.1 AIAO
12.1.1 概述
12.1.2 特点
PCM接口
I2S接口
12.1.3 功能描述
典型应用
功能原理
12.1.4 工作方式
时钟门控及时钟配置
软复位
12.1.5 AIAO寄存器概览
12.1.6 AIAO寄存器描述
AIAO_INT_ENA
AIAO_INT_STATUS
AIAO_INT_RAW
AIAO_SWITCH_RX_BCLK
AIAO_SWITCH_TX_BCLK
I2S_CRG_CFG0_00
I2S_CRG_CFG1_00
I2S_CRG_CFG0_01
I2S_CRG_CFG1_01
I2S_CRG_CFG0_08
I2S_CRG_CFG1_08
I2S_CRG_CFG0_09
I2S_CRG_CFG1_09
RX_IF_ATTRI
RX_DSP_CTRL
RX_BUFF_SADDR1
RX_BUFF_SADDR0
RX_BUFF_SIZE
RX_BUFF_WPTR
RX_BUFF_RPTR
RX_BUFF_ALFULL_TH
RX_TRANS_SIZE
RX_INT_ENA
RX_INT_RAW
RX_INT_STATUS
RX_INT_CLR
TX_IF_ATTRI
TX_DSP_CTRL
TX_BUFF_SADDR1
TX_BUFF_SADDR0
TX_BUFF_SIZE
TX_BUFF_WPTR
TX_BUFF_RPTR
TX_BUFF_ALEMPTY_TH
TX_TRANS_SIZE
TX_INT_ENA
TX_INT_RAW
TX_INT_STATUS
TX_INT_CLR
12.2 Audio Codec
12.2.1 概述
12.2.2 特点
12.2.3 Audio Codec寄存器概览
12.2.4 Audio Codec寄存器描述
AUDIO_ANA_CTRL_0
AUDIO_ANA_CTRL_1
AUDIO_ANA_CTRL_3
AUDIO_CTRL_REG_1
AUDIO_DAC_REG_0
AUDIO_DAC_REG_1
AUDIO_ADC_REG_0
13 外围设备
目 录
插图目录
表格目录
13.1 I2C
13.1.1 概述
13.1.2 功能描述
13.1.3 功能框图
13.1.4 时序描述原理
标准时序----7bit寻址，写操作
标准时序----7bit寻址，直接读操作
标准时序----10bit寻址，写操作
标准时序----10bit寻址，组合读操作
非标准时序举例
13.1.5 工作方式
13.1.5.1 非DMA方式下的数据传输(中断方式写操作)
13.1.5.2 非DMA方式下的数据传输(查询方式写操作)
13.1.5.3 非DMA方式下的数据传输(中断方式读操作)
13.1.5.4 非DMA方式下的数据传输(查询方式读操作)
13.1.5.5 DMA方式下的数据传输(写操作)
13.1.5.6 DMA方式下的数据传输(读操作)
13.1.5.7 异常处理流程
13.1.6 I2C寄存器概览
13.1.7 I2C寄存器描述
I2C_GLB
I2C_HCNT
I2C_LCNT
I2C_DEV_ADDR
I2C_DATA_BUF
I2C_PATTERN_DATA1
I2C_PATTERN_DATA2
I2C_TX_FIFO
I2C_RX_FIFO
I2C_TIMING_CMD
I2C_LOOP1
I2C_DST1
I2C_LOOP2
I2C_DST2
I2C_LOOP3
I2C_DST3
I2C_TX_WATERMARK
I2C_RX_WATERMARK
I2C_CTRL1
I2C_CTRL2
I2C_FIFO_STAT
I2C_INTR_RAW
I2C_INTR_EN
I2C_INTR_STAT
13.2 UART
13.2.1 概述
13.2.2 特点
13.2.3 功能描述
应用框图
功能原理
13.2.4 工作方式
13.2.4.1 波特率配置
13.2.4.2 软复位
13.2.4.3 中断或查询方式下的数据传输
初始化
数据发送
数据接收
13.2.4.4 DMA方式下的数据传输
初始化
数据发送
数据接收
13.2.5 UART寄存器概览
13.2.6 UART寄存器描述
UART_DR
UART_RSR
UART_FR
UART_IBRD
UART_FBRD
UART_LCR_H
UART_CR
UART_IFLS
UART_IMSC
UART_RIS
UART_MIS
UART_ICR
UART_DMACR
13.3 SPI
13.3.1 概述
13.3.2 特点
13.3.3 功能描述
典型应用
13.3.4 三种外设总线时序
SPI接口
TI同步串行接口
National Semiconductor Microwire接口
13.3.5 工作方式
工作模式
时钟与复位
中断处理
初始化
查询方式下的数据传输
中断方式下的数据传输
DMA方式下的数据传输
13.3.6 寄存器概览
13.3.7 寄存器描述
SPICR0
SPICR1
SPIDR
SPISR
SPICPSR
SPIIMSC
SPIRIS
SPIMIS
SPIICR
SPIDMACR
SPITXFIFOCR
SPIRXFIFOCR
13.4 3WIRE SPI
13.4.1 概述
13.4.2 工作方式
13.4.3 spi_3wire 寄存器概览
13.4.4 spi_3wire寄存器描述
SPI_3WIRE_COEF0
SPI_3WIRE_COEF1
SPI_3WIRE_COEF2
13.5 eMMC/SD/SDIO控制器
13.5.1 功能描述
功能框图
典型应用
指令与响应
数据传输
SD3.0支持的速度模式及电压切换
eMMC支持的速度模式及电压
13.5.2 应用说明
软复位
接口时钟配置
MMC初始化
非数据传输指令
单块或多块读数据
单块与多块写数据
13.5.3 寄存器概览
13.5.4 寄存器描述
SDMASA_R
BLOCKSIZE_R
BLOCKCOUNT_R
ARGUMENT_R
XFER_MODE_R
CMD_R
RESP01_R
RESP23_R
RESP45_R
RESP67_R
BUF_DATA_R
PASTATE_R
HOST_CTRL1_R
PWR_CTRL_R
CLK_CTRL_R
TOUT_CTRL_R
SW_RST_R
NORMAL_INT_STAT_R
ERROR_INT_STAT_R
NORMAL_INT_STAT_EN_R
ERROR_INT_STAT_EN_R
NORMAL_INT_SIGNAL_EN_R
ERROR_INT_SIGNAL_EN_R
AUTO_CMD_STAT_R
HOST_CTRL2_R
CAPABILITIES1_R
CAPABILITIES2_R
CURR_CAPBILITIES1_R
ADMA_ERR_STAT_R
ADMA_SA_LOW_R
ADMA_SA_HIGH_R
ADMA_ID_LOW_R
ADMA_ID_HIGH_R
CQVER
CQCAP
CQCFG
CQCTL
CQIS
CQISE
CQISGE
CQIC
CQTDLBA
CQTDLBAU
CQTDBR
CQTCN
CQDQS
CQDPT
CQTCLR
CQSSC1
CQSSC2
CQCRDCT
CQRMEM
CQTERRI
CQCRI
CQCRA
MSHC_VER_ID_R
MSHC_VER_TYPE_R
AXI_MBIU_CTRL
EMMC_CTRL_R
BOOT_CTRL_R
GP_OUT_R
AT_CTRL_R
AT_STAT_R
13.6 红外接口
13.6.1 概述
13.6.2 特点
13.6.3 功能描述
13.6.3.1 NEC with simple repeat code数据格式
帧格式
码格式
13.6.3.2 NEC with full repeat code数据格式
帧格式
码格式
13.6.3.3 TC9012数据格式
帧格式
码格式
13.6.3.4 SONY的数据格式
帧格式
码格式
13.6.4 工作方式
工作时钟和软复位
寄存器配置实例
13.6.5 IR寄存器概览
13.6.6 IR寄存器描述
IR_EN
IR_CFG
IR_LEADS
IR_LEADE
IR_SLEADE
IR_B0
IR_B1
IR_BUSY
IR_DATAH
IR_DATAL
IR_INT_MASK
IR_INT_STATUS
IR_INT_CLR
IR_START
13.7 GPIO
13.7.1 概述
13.7.2 特点
13.7.3 工作方式
接口复位
通用输入输出
中断操作
13.7.4 GPIO寄存器概览
13.7.5 GPIO寄存器描述
GPIO_DATA
GPIO_DIR
GPIO_IS
GPIO_IBE
GPIO_IEV
GPIO_IE
GPIO_RIS
GPIO_MIS
GPIO_IC
13.8 PCI Express
13.8.1 概述
13.8.2 特点
13.8.3 信号描述
13.8.4 功能描述
RC（Root-Complex）模式
EP（End-Point）模式
13.8.5 工作方式
13.8.5.1 时钟和复位
时钟设置
PCIe软复位
13.8.5.2 使能PCIe控制器
13.8.5.3 发起PCIe事务
配置事务
存储器事务
13.8.5.4 使用DMA传输
DMA控制寄存器
DMA读写通道使能
DMA源地址和目标地址
DMA传输长度
启动DMA传输
停止DMA传输
DMA中断
13.8.5.5 地址转换
地址空间
地址转换单元(ATU)
ATU控制寄存器
13.8.6 PCI Express控制器寄存器
13.8.6.1 PCIe_iATU寄存器概览
13.8.6.2 PCIe_iATU寄存器描述
ATU_VIEWPORT
ATU_REGION_CTRL1
ATU_REGION_CTRL2
ATU_BASE_LOW
ATU_BASE_HIGH
ATU_LIMIT
ATU_TARGET_LOW
ATU_TARGET_HIGH
13.8.6.3 PCIe_DMA寄存器概览
13.8.6.4 PCIe_DMA寄存器描述
DMA_WR_ENGINE_EN
DMA_WR_DOORBELL
DMA_RD_ENGINE_EN
DMA_RD_DOORBELL
DMA_WR_INT_STAT
DMA_WR_INT_MASK
DMA_WR_INT_CLR
DMA_WR_ERR_STAT
DMA_WR_DONE_IMWR_ADDR_LOW
DMA_WR_DONE_IMWR_ADDR_HIGH
DMA_WR_ABORT_IMWR_ADDR_LOW
DMA_WR_ABORT_IMWR_ADDR_HIGH
DMA_WR_IMWR_DATA_0
DMA_RD_INT_STAT
DMA_RD_INT_MASK
DMA_RD_INT_CLR
DMA_RD_ERR_STAT_LOW
DMA_RD_ERR_STAT_HIGH
DMA_RD_DONE_IMWR_ADDR_LOW
DMA_RD_DONE_IMWR_ADDR_HIGH
DMA_RD_ABORT_IMWR_ADDR_LOW
DMA_RD_ABORT_IMWR_ADDR_HIGH
DMA_RD_IMWR_DATA
DMA_CH_INDEX
DMA_CH_CTRL
DMA_TRANS_SIZE
DMA_SAR_LOW
DMA_SAR_HIGH
DMA_DAR_LOW
DMA_DAR_HIGH
13.8.6.5 PCIe内部系统控制寄存器概览
13.8.6.6 PCIe内部系统控制寄存器描述
PCIE_SYS_CTRL0
PCIE_SYS_CTRL1
PCIE_SYS_CTRL2
PCIE_SYS_CTRL7
PERI_PCIE_STAT
13.9 USB DRD
13.9.1 概述
13.9.2 功能描述
逻辑框图
功能特点
工作原理
13.9.3 工作方式
USB3.0 DRD时钟复位
USB2.0 DRD时钟复位
Host/device 工作模式切换
13.9.4 寄存器概览
13.9.5 USB寄存器描述
PERI_USB3_GSBUSCFG0
PERI_USB3_GSBUSCFG1
PERI_USB3_GTXTHRCFG
PERI_USB3_GRXTHRCFG
PERI_USB3_GCTL
PERI_USB3_GSTS
PERI_USB3_GUCTL1
PERI_USB3_GGPIO
PERI_USB3_GUID
PERI_USB3_GUCTL
PERI_USB3_GBUSERRADDR_HI
PERI_USB3_GBUSERRADDR_LO
PERI_USB3_GPRTBIMAP_HI
PERI_USB3_GPRTBIMAP_LO
PERI_USB3_GPRTBIMAP_HS_HI
PERI_USB3_GPRTBIMAP_HS_LO
PERI_USB3_GPRTBIMAP_FS_HI
PERI_USB3_GPRTBIMAP_FS
PERI_USB3_GUSB2PHYCFGN
PERI_USB3_GUSB3PIPECTLN
PERI_USB3_GTXFIFOSIZN
PERI_USB3_GRXFIFOSIZN
PERI_USB3_GEVNTADRN_HI
PERI_USB3_GEVNTADRN_LO
PERI_USB3_GEVNTSIZN
PERI_USB3_GEVNTCOUNTN
PERI_USB3_GTXFIFOPRIDEV
PERI_USB3_GTXFIFOPRIHST
PERI_USB3_GRXFIFOPRIHST
PERI_USB3_GFIFOPRIDBC
PERI_USB3_GDMAHLRATIO
PERI_USB3_GFLADJ
PERI_USB3_DCFG
PERI_USB3_DCTL
PERI_USB3_DEVTEN
PERI_USB3_DSTS
PERI_USB3_DGCMDPAR
PERI_USB3_DGCMD
PERI_USB3_DALEPENA
PERI_USB3_DEPCMDPAR2N
PERI_USB3_DEPCMDPAR1N
PERI_USB3_DEPCMDPAR0N
PERI_USB3_DEPCMDN
13.10 LSADC
13.10.1 概述
13.10.2 特点
13.10.3 工作方式
单次扫描处理流程
连续扫描处理流程
滤毛刺流程
采样精度设置
13.10.4 LSADC 寄存器概览
13.10.5 LSADC寄存器描述
LSADC_CTRL0
LSADC_CTRL1
LSADC_CTRL2
LSADC_CTRL4
LSADC_CTRL5
LSADC_CTRL6
LSADC_CTRL7
LSADC_CTRL8
LSADC_CTRL9
LSADC_CTRL10
LSADC_CTRL11
LSADC_CTRL12
LSADC_CTRL13
LSADC_CTRL14
13.11 PWM
13.11.1 概述
13.11.2 特点
13.11.3 工作方式
13.11.4 PWM寄存器概览
13.11.5 PWM寄存器描述
PWM0_CFG0
PWM0_CFG1
PWM0_CFG2
PWM0_CTRL
PWM0_STATE0
PWM0_STATE1
PWM0_STATE2
14 安全模块
目 录
插图目录
表格目录
14.1 SPACC
14.1.1 概述
14.1.2 特点
14.1.3 功能描述
3DES算法
ECB模式
CBC模式
CFB模式
OFB模式
CTR模式
CCM模式
GCM模式
14.1.4 工作方式
时钟门控
软复位
14.1.1 SPACC寄存器概览
14.1.2 SPACC寄存器描述
CHAN0_CIPHER_IV
CHANN_CIPHER_IVOUT
CHAN0_CIPHER_DOUT
CIPHER_KEY
CPU_HDCP_ROOTKEY
HDCP_MODE_CTRL
SEC_CHN_CFG
SPACC_VERSION
MEM_EMA_CFG
KEY_ST
CALC_ST
CALC_ERR
CHANN_HASH_STATE_VAL
CHANN_HASH_STATE_VAL_ADDR
CHAN0_CCM_GCM_TAG
CHAN0_CIPHER_CTRL
CIPHER_INT_STATUS
CIPHER_INT_EN
CIPHER_INT_RAW
CIPHER_IN_SMMU_EN
OUT_SMMU_EN
CHAN0_CIPHER_DIN
NORM_SMMU_START_ADDR
SEC_SMMU_START_ADDR
IN_ST
OUT_ST
CHANN_CIPHER_CTRL
CHANN_CIPHER_IN_NODE_CFG
CHANN_CIPHER_IN_NODE_START_ADDR
CHANN_CIPHER_IN_BUF_RPTR
CHANN_CIPHER_IN_LEFT_BYTE
CHANN_CIPHER_IN_LEFT_WORD0
CHANN_CIPHER_IN_LEFT_WORD1
CHANN_CIPHER_IN_LEFT_WORD2
CHANN_CIPHER_IN_BUF_REST_LEN
CHANN_CIPHER_OUT_NODE_CFG
CHANN_CIPHER_OUT_NODE_START_ADDR
CHANN_CIPHER_OUT_BUF_RPTR
CHANN_CIPHER_OUT_LEFT_BYTE
CHANN_CIPHER_OUT_LEFT_WORD0
CHANN_CIPHER_OUT_LEFT_WORD1
CHANN_CIPHER_OUT_LEFT_WORD2
CHANN_CIPHER_OUT_BUF_REST_LEN
CHANN_CIPHER_IN_NODE_START_ADDR_HIGH
CHANN_CIPHER_IN_BUF_RPTR_HIGH
CHANN_CIPHER_OUT_NODE_START_ADDR_HIGH
CHANN_CIPHER_OUT_BUF_RPTR_HIGH
CHAN0_HASH_CTRL
HASH_INT_STATUS
HASH_INT_EN
HASH_INT_RAW
HASH_IN_SMMU_EN
CHAN0_HASH_DAT_IN
CHAN0_HASH_TOTAL_DAT_LEN
CHAN0_HASH_IN_DAT_LEN
CHANN_HASH_CTRL
CHANN_HASH_IN_NODE_CFG
CHANN_HASH_IN_NODE_START_ADDR
CHANN_HASH_IN_BUF_RPTR
CHANN_HASH_IN_BUF_REST_LEN
CHANN_HASH_IN_NODE_START_ADDR_HIGH
CHANN_HASH_IN_BUF_RPTR_HIGH
14.2 HISEC_TRNG_CTRL
14.2.1 概述
14.2.2 特点
14.2.3 HISEC_TRNG_CTRL寄存器概览
14.2.4 TRNG寄存器描述
HISEC_COM_TRNG_CTRL_LOCK
HISEC_COM_TRNG_ALARM_SRC
HISEC_COM_TRNG_ALARM_CLR
HISEC_COM_TRNG_TIM_OUT_PERIOD
HISEC_COM_TRNG_VER_NUM
HISEC_COM_TRNG_PRE_CK_CNT
HISEC_COM_TRNG_PRE_MONO_CNT
HISEC_COM_TRNG_PRE_LONG_RUN_CNT
HISEC_COM_TRNG_PRE_RUN_CNT
HISEC_COM_TRNG_PRE_SERIAL_CNT
HISEC_COM_TRNG_PRE_POKER_CNT
HISEC_COM_TRNG_PRE_ATCR01_CNT
HISEC_COM_TRNG_PRE_ATCR23_CNT
HISEC_COM_TRNG_POS_CK_CNT
HISEC_COM_TRNG_POS_MONO_CNT
HISEC_COM_TRNG_POS_LONG_RUN_CNT
HISEC_COM_TRNG_POS_RUN_CNT
HISEC_COM_TRNG_POS_SERIAL_CNT
HISEC_COM_TRNG_POS_POKER_CNT
HISEC_COM_TRNG_POS_ATCR01_CNT
HISEC_COM_TRNG_POS_ATCR23_CNT
HISEC_COM_TRNG_PRE_TEST_CFG_LOCK
HISEC_COM_TRNG_POS_TEST_CFG_LOCK
HISEC_COM_TRNG_TERO_RO_SEL
HISEC_COM_TRNG_TERO_CNT_CFG
HISEC_COM_TRNG_TERO_CNT0_TEST
HISEC_COM_TRNG_TERO_CNT1_TEST
HISEC_COM_TRNG_TERO_CNT2_TEST
HISEC_COM_TRNG_TERO_CNT3_TEST
HISEC_COM_TRNG_TERO_TIMER_CNT
HISEC_COM_TRNG_DRBG_INIT_CK_CNT
HISEC_COM_TRNG_DRBG_RNG_CNT_GEN
HISEC_COM_TRNG_DRBG_INIT_ERR_ST
14.3 RSA
14.3.1 概述
14.3.2 特点
14.3.3 RSA寄存器概览
14.3.4 RSA寄存器描述
SEC_RSA_BUSY_REG
SEC_RSA_MOD_REG
SEC_RSA_WSEC_REG
SEC_RSA_WDAT_REG
SEC_RSA_RPKT_REG
SEC_RSA_RRSLT_REG
SEC_RSA_START_REG
SEC_RSA_ADDR_REG
SEC_RSA_ERROR_REG
SEC_RSA_KEY_CRC
MEM_EMA_CFG
SEC_RSA_KEY_RANDOM_1
SEC_RSA_INT_EN
SEC_RSA_INT_STATUS
SEC_RSA_INT_RAW
SEC_RSA_INT_ERR_CLR
SEC_RSA_VERSION_ID
SEC_RSA_KEY_RANDOM_2
14.4 OTP Ctrl
14.4.1 工作方式
14.4.1.1 读取OTP中的lock状态
14.4.1.2 加载OTP的key到加密模块
14.4.1.3 烧写KEY、JTAG ID、PASSWORD到OTP
14.4.1.4 KEY、JTAG ID、PASSWORD的CRC校验
14.4.1.5 使能标志位烧写模式
14.4.1.6 用户预留空间烧写模式
14.4.1.7 用户预留空间回读模式
14.4.2 OTP Ctrl寄存器概览
14.4.3 OTP CTRL寄存器描述
OTP_USER_WORK_MODE
OTP_USER_OP_START
OTP_USER_KEY_INDEX
OTP_USER_KEY_DATA0
OTP_USER_KEY_DATA1
OTP_USER_KEY_DATA2
OTP_USER_KEY_DATA3
OTP_USER_KEY_DATA4
OTP_USER_KEY_DATA5
OTP_USER_KEY_DATA6
OTP_USER_KEY_DATA7
OTP_USER_KEY_DATA8
OTP_USER_FLAG_VALUE
OTP_USER_FLAG_INDEX
OTP_USER_REV_ADDR
OTP_USER_REV_WDATA
OTP_USER_REV_RDATA
OTP_USER_LOCK_STA0
OTP_USER_LOCK_STA1
OTP_USER_CTRL_STA
A 订购须知
Hi3519AV100 4K Smart IP Camera SoC
用户指南
CEAC INTERNATIONAL LIMITEDHi3519A V100R001C02SPC010CEAC INTERNATIONAL LIMITEDHi3
2018-10-30
发布日期
文档版本
00B06
版权所有 © 深圳市海思半导体有限公司 2018。保留一切权利。
非经本公司书面许可，任何单位和个人不得擅自摘抄、复制本文档内容的部分或全部，并不得以任何形式传
播。
商标声明
、
、海思和其他海思商标均为深圳市海思半导体有限公司的商标。
本文档提及的其他所有商标或注册商标，由各自的所有人拥有。
注意
您购买的产品、服务或特性等应受海思公司商业合同和条款的约束，本文档中描述的全部或部分产品、服务
或特性可能不在您的购买或使用范围之内。除非合同另有约定，海思公司对本文档内容不做任何明示或默示
的声明或保证。
由于产品版本升级或其他原因，本文档内容会不定期进行更新。除非另有约定，本文档仅作为使用指导，本
文档中的所有陈述、信息和建议不构成任何明示或暗示的担保。
客户服务电话：
+86-755-28788858
客户服务传真：
+86-755-28357515
客户服务邮箱：
深圳市海思半导体有限公司
CEAC INTERNATIONAL LIMITEDHi3519A V100R001C02SPC010CEAC INTERNATIONAL LIMITEDHi3
深圳市龙岗区坂田华为基地华为电气生产中心 邮编：518129
http://www.hisilicon.com
support@hisilicon.com
地址：
网址：
Hi3519AV100 4K Smart IP Camera SoC
用户指南
前 言
目
录
前 言 .................................................................................................................................................. 1
CEAC INTERNATIONAL LIMITEDHi3519A V100R001C02SPC010CEAC INTERNATIONAL LIMITEDHi3
文档版本 00B06 (2018-10-30)
海思专有和保密信息
版权所有 © 深圳市海思半导体有限公司
i
Hi3519AV100 4K Smart IP Camera SoC
用户指南
前 言
前
言
概述
本文档介绍了 Hi3519A V100 芯片的特性、逻辑结构，详细描述各个模块的功能、工作
方式、相关寄存器定义，用图表的方式给出了接口时序关系和相关参数，并详细描述了
芯片的管脚定义和用途以及芯片的性能参数和封装尺寸。
本文中描述的 Hi35xxVxxx 均为 Hi3519AV100。
产品版本
读者对象
约定符号约定
产品版本
V100
产品名称
Hi3519A
与本文档相对应的产品版本如下。
CEAC INTERNATIONAL LIMITEDHi3519A V100R001C02SPC010CEAC INTERNATIONAL LIMITEDHi3
电子产品设计维护人员
电子产品元器件市场销售人员
在本文中可能出现下列标志，它们所代表的含义如下。
本文档主要适用于以下工程师：
符号
说明
以本标志开始的文本表示有高度潜在危险，如果不能避
免，会导致人员死亡或严重伤害。
文档版本 00B06 (2018-10-30)
海思专有和保密信息
版权所有 © 深圳市海思半导体有限公司
1
Hi3519AV100 4K Smart IP Camera SoC
用户指南
符号
说明
前 言
以本标志开始的文本表示有中度或低度潜在危险，如果不
能避免，可能导致人员轻微或中等伤害。
以本标志开始的文本表示有潜在风险，如果忽视这些文
本，可能导致设备或器件损坏、数据丢失、设备性能降低
或不可预知的结果。
以本标志开始的文本能帮助您解决某个问题或节省您的
时间。
以本标志开始的文本是正文的附加信息，是对正文的强调
和补充。
通用格式约定
警告、提示等内容一律用楷体，并且在内容前后增加线条
与正文隔离。
“Terminal Display”格式 “Terminal Display”格式表示屏幕输出信息。此外，屏幕
输出信息中夹杂的用户从终端输入的信息采用加粗字体
表示。
格式
说明
宋体
黑体
楷体
正文采用宋体表示。
一级、二级、三级标题采用黑体。
CEAC INTERNATIONAL LIMITEDHi3519A V100R001C02SPC010CEAC INTERNATIONAL LIMITEDHi3
表格中的内容用户可根据需要进行配置。
表格中的无内容单元。
只读，不可写。
类型
说明
RO
WO
RW
类型
说明
可读可写。
内容
说明
-
*
W0C 可读，写 0 清零，写 1 保持不变。
只写。
W1S 可读，写 1 置 1，写 0 保持不变。
W0S 可读，写 0 置 1，写 1 保持不变。
表格内容约定
寄存器访问类型约定
文档版本 00B06 (2018-10-30)
海思专有和保密信息
版权所有 © 深圳市海思半导体有限公司
2
Hi3519AV100 4K Smart IP Camera SoC
用户指南
前 言
类型
说明
类型
说明
RC
读清零。
W1C 可读，写 1 清零，写 0 保持不变。
OSW
可读，写 1 后片内自清零，即产
生一个脉冲。
数值单位约定
数据容量、频率、数据速率等的表达方式说明如下。
类别
符号
1K
数据容量（如 RAM 容量）
1M
1G
1k
对应的数值
1024
1,048,576
1,073,741,824
1000
1M
1G
修订记录
0xFE04、0x18
用 16 进制表示的数据值、地址值。
表示 2 进制的数据值以及 2 进制序列（寄
存器描述中除外）。
举例
说明
1,000,000
1,000,000,000
频率、数据速率等
符号
0x
0b
0b000、0b00 00000000
地址、数据的表达方式说明如下。
CEAC INTERNATIONAL LIMITEDHi3519A V100R001C02SPC010CEAC INTERNATIONAL LIMITEDHi3
第 1 章 产品概述
新增 1.3.8 小节，1.4.1 小节涉及修改。
00B06 第六次临时版本发布
00B05 第五次临时版本发布
CPU 频率升级为 1.5GHz
修订日期
版本
修订说明
2018-10-30
2018-09-04
修订记录累积了每次文档更新的说明。最新版本的文档包含以前所有文档版本的更新内
容。
文档版本 00B06 (2018-10-30)
海思专有和保密信息
版权所有 © 深圳市海思半导体有限公司
3
Hi3519AV100 4K Smart IP Camera SoC
用户指南
修订日期
版本
修订说明
前 言
第 2 章 硬件
2.5.5 小节，新增表 2-17 和表 2-18。表 2-15 和表 2-23 涉及
修改。
2.6.13 小节，图 2-47 涉及更新。
第 3 章 系统
3.2.6 小节，增加 PERI_CRG89 寄存器。
新增 3.10.4.4 和 3.10.4.5 小节
第 4 章 存储器接口
4.2.2 小节，涉及修改。
第 6 章 视频编码
6.2.2 小节涉及修改
第 10 章 视频接口
10.5.4 小节，涉及修改。
第 11 章 ISP
11.2 小节，图 11-2 和图 11-3 涉及更新。
第 13 章 外围设备
13.3.3 小节，SPICR1 涉及修改。
2018-07-10
00B03 第三次临时版本发布
2018-08-08
00B04 第四次临时版本发布
第 2 章 硬件
2.5.1 小节，表 2-8 涉及修改
2.5.3 小节，表 2-12、2-14 涉及修改
2.5.5 小节，修改表 2-15、表 2-16、表 2-17、表 2-19 和表
2-21。新增表 2-20
删除“DC 电气参数表（DVDD18_RGMIILCD=1.8V）”
CEAC INTERNATIONAL LIMITEDHi3519A V100R001C02SPC010CEAC INTERNATIONAL LIMITEDHi3
第 6 章 视频编码
6.2.2 小节，修改最小图像分辨率
第 7 章 视频解码
7.1.2 小节，修改最小图像分辨率
新增订购须知
第 1 章 概述
1.3.3,1.3.4,1.3.19 小节涉及修改
第 2 章 硬件
2.1.2 小节涉及修改
2018-06-20
00B02 第二次临时版本发布
2018-05-15
00B01 第一次临时版本发布。
文档版本 00B06 (2018-10-30)
海思专有和保密信息
版权所有 © 深圳市海思半导体有限公司
4
Hi3519AV100 4K Smart IP Camera SoC
用户指南
目 录
目
录
1 产品概述 ....................................................................................................................................... 1-1
1.1 概述 .............................................................................................................................................................. 1-1
1.2 应用场景 ...................................................................................................................................................... 1-1
1.2.1 Hi3519AV100 智能 IP 摄像机解决方案 ........................................................................................... 1-1
1.2.2 Hi3519AV100 航拍相机解决方案..................................................................................................... 1-2
1.3 架构 .............................................................................................................................................................. 1-3
1.3.1 概述 .................................................................................................................................................... 1-3
1.3.2 处理器内核......................................................................................................................................... 1-4
1.3.3 DSP ...................................................................................................................................................... 1-4
1.3.4 NNIE .................................................................................................................................................... 1-5
1.3.5 视频编解码......................................................................................................................................... 1-5
1.3.6 视频接口 ............................................................................................................................................ 1-5
1.3.7 ISP 与图像处理 ................................................................................................................................... 1-6
1.3.8 2D 图形处理 ........................................................................................................................................ 1-6
1.3.9 视频拼接硬件加速引擎 ..................................................................................................................... 1-6
1.3.10 CV 硬件加速引擎 ............................................................................................................................. 1-7
1.3.11 音频接口 ........................................................................................................................................... 1-7
1.3.12 音频编解码....................................................................................................................................... 1-7
1.3.13 网络接口........................................................................................................................................... 1-7
1.3.14 安全引擎........................................................................................................................................... 1-7
1.3.15 外围接口........................................................................................................................................... 1-7
1.3.16 外部存储器接口 ............................................................................................................................... 1-8
1.3.17 多种启动模式可配置 ....................................................................................................................... 1-9
1.3.18 支持多种镜像烧写模式 ................................................................................................................... 1-9
1.3.19 SDK ................................................................................................................................................... 1-9
1.3.20 芯片物理规格 ................................................................................................................................... 1-9
1.4 启动和升级模式 .......................................................................................................................................... 1-9
1.4.1 概述 .................................................................................................................................................... 1-9
1.4.2 启动模式和对应的信号锁存值对应关系 ....................................................................................... 1-10
1.4.3 安全启动 .......................................................................................................................................... 1-12
CEAC INTERNATIONAL LIMITEDHi3519A V100R001C02SPC010CEAC INTERNATIONAL LIMITEDHi3
文档版本 00B06 (2018-10-30)
海思专有和保密信息
版权所有 © 深圳市海思半导体有限公司
i
相关推荐
2023年江西萍乡中考道德与法治真题及答案.doc
2012年重庆南川中考生物真题及答案.doc
2013年江西师范大学地理学综合及文艺理论基础考研真题.doc
2020年四川甘孜小升初语文真题及答案I卷.doc
2020年注册岩土工程师专业基础考试真题及答案.doc
2023-2024学年福建省厦门市九年级上学期数学月考试题及答案.doc
2021-2022学年辽宁省沈阳市大东区九年级上学期语文期末试题及答案.doc
2022-2023学年北京东城区初三第一学期物理期末试卷及答案.doc
2018上半年江西教师资格初中地理学科知识与教学能力真题及答案.doc
2012年河北国家公务员申论考试真题及答案-省级.doc
2020-2021学年江苏省扬州市江都区邵樊片九年级上学期数学第一次质量检测试题及答案.doc
2022下半年黑龙江教师资格证中学综合素质真题及答案.doc
