数字后端面试题集锦-数字芯片实验室.pdf

发布时间：2022-06-01 发布人：admin 分类：说明书资料大小：1.61M 资料格式：pdf 举报版权申诉

wangtao950420-12598857-4744300845398585614.pdf-第1页.png

第1页 / 共37页

wangtao950420-12598857-4744300845398585614.pdf-第2页.png

第2页 / 共37页

wangtao950420-12598857-4744300845398585614.pdf-第3页.png

第3页 / 共37页

wangtao950420-12598857-4744300845398585614.pdf-第4页.png

第4页 / 共37页

wangtao950420-12598857-4744300845398585614.pdf-第5页.png

第5页 / 共37页

wangtao950420-12598857-4744300845398585614.pdf-第6页.png

第6页 / 共37页

wangtao950420-12598857-4744300845398585614.pdf-第7页.png

第7页 / 共37页

wangtao950420-12598857-4744300845398585614.pdf-第8页.png

第8页 / 共37页

1、HFN

2、uncertainty

3、process corner

4、physical-only cell

5、physical design

6、10MHz和100MHz

7、Floorplan

8、IR drop

9、Tie cell

10、CTS前的检查

11、power gating cells

12、MCMM

13、virtual clock

14、EM

15、zero skew

16、cts之后

17、综合

18、7层金属哪层走时钟

19、天线效应

20、cloning和buffering

21 NAND和NOR

22、LVS定义

23、shielding

24、latch-up效应

25、isolaton cell

26、retention flop

27、CTS做什么

28、CTS目标

29、CTS的影响

30、tap cell等的作用

32、hard macro定义

33、soft macro

34、CTO定义

35、clock buffer

36、为什么在CTS之前解决setup，之后解决hold

37、global routing

38、detailed routing

39、cross talk的定义

40、线负载模型定义

41、hierarchical design和flat design

42、IR drop怎么解

43、body effect

44、glitch

45、SOI工艺

46、macro placement

47、pd阶段的检查

48、Halo和blockage的区别

49、NDR rules

50、blockage的类型

52、修congestion

53、PV包括

54、同时修复setup和hold

55、避免cross-talk

56、DRC类型

57、scan chain reordering

58、floorplan中的row

59、NDR的优点

60、在reg2reg路径上插buffer解决setup

61、partitioning

62、降动态电压

63、double via

64、Metal fill

65、功耗组成

66、placement blockage

67、global routing的类型

68、LVS解决的Vio

69、clock latency

70、修setup和hold

71、floorplan的输入

72、floorplan的输出

73、keep-out margin

74、IR drop

75、HVT和LVT

76、WLM

77、SI

78、负载电容对cell延时的影响

79、物理实现需要的文件

80、PVT对cell延时的影响

81、tech file

82、tlu +

83、.lib

84、.lef

85、cell和net的延时计算

86、sanity check

87、Floorplan的任务

88、模块级和芯片物理级设计有什么区别

89、macro很多如何摆放

90、初始利用率太高怎么办

100、power routing

101、power routing用哪些金属

102、PG ring PG stripe PG rail

103、IR drop的定义

104、时序路径分类

105、End Cap Cell

106、Tap cell

107、EDA在placement阶段做什么

108、.def文件

109、9T和12T

110、NLDM和CCS

111、低功耗设计方法

113、修EM

114、SOI工艺

115、placement后check什么

116、placement后修setup

117、follow pins

118、timing borrow

119、逻辑重组

120、coarse placement和legalization

121、MMMC

122、级联buffer驱动

123、插buffer修setup应该放在start point还是end point

124、标准单元高度是M2 pitch整数倍

125、多电压技术

126、placeopt阶段工具优化技术

127、WLM

128、cell density和pin density

129、blockage

130、HVT、LVT、SVT

131、SDC

132、false path

136、arrival time、required time和slack

143、clock latency和skew

149、clock gating

150、OCV的定义

153、CRPR

154、recovery time和removal time

157、多周期路径

158、scan reorder

160、逻辑DRC

161、cloning和buffering

分享到：

赞收藏

相关推荐