数字逻辑实验-数字电子钟.doc

发布时间：2022-06-09 发布人：admin 分类：说明书资料大小：3.80M 资料格式：doc 举报版权申诉

u011235927-7594793-16359647850877716486.doc.pdf-第1页.png

第1页 / 共24页

u011235927-7594793-16359647850877716486.doc.pdf-第2页.png

第2页 / 共24页

u011235927-7594793-16359647850877716486.doc.pdf-第3页.png

第3页 / 共24页

u011235927-7594793-16359647850877716486.doc.pdf-第4页.png

第4页 / 共24页

u011235927-7594793-16359647850877716486.doc.pdf-第5页.png

第5页 / 共24页

u011235927-7594793-16359647850877716486.doc.pdf-第6页.png

第6页 / 共24页

u011235927-7594793-16359647850877716486.doc.pdf-第7页.png

第7页 / 共24页

u011235927-7594793-16359647850877716486.doc.pdf-第8页.png

第8页 / 共24页

1．实验目的及需求分析

2. 实验器材及主要器件

3. 数字电子钟基本原理

4. 数字电子钟制作与调试

5. 数字电子钟电路图

6. 实验结论

7. 实验心得

①基本功能要求

1.2 创新拓展功能

1.1 基本功能要求

1.2 创新拓展功能

1.3 设计原理

1.4

2 系统设计

2.1 系统逻辑结构设计

2.2 系统物理结构设计

3 系统实现

3.1 系统实现过程

3.2 系统测试

3.3 系统最终电路图

3.4系统团队分工

4 总结

参考文献

数字逻辑综合性实验设计报告课程名称数字逻辑实验题目名称数字电子钟班学级号学生姓名同组班级同组学号同组姓名指导教师武俊鹏、孟昭林、刘书勇、赵国冬 2014 年 06 月

摘要【小四号字体】关键词：数字，电子钟。数字电子钟是一种用数字电路技术实现时、分秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更长的使用寿命，因此得到了广泛的使用。数字电子钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。目前，数字电子钟的功能越来越强，并且有多种专门的大规模集成电路可供选择。经过了数字电路设计这门课程的系统学习，特别经过了关于组合逻辑电路与时序逻辑电路部分的学习，我们已经具备了设计小规模集成电路的能力，借由本次设计的机会，充分将所学的知识运用到实际中去。本次课程设计要求设计一个数字电子钟，基本要求为数字电子钟的时间周期为 24 小时，数字电子钟显示时、分、秒、星期，数字电子钟的时间基准一秒对应现实生活中的时钟的一秒。供扩展的方面涉及到定时自动报警，按时自动打铃、定时广播、定时启闭路灯等。因此，研究数字电子钟及扩大其应用，有着非常现实的意义。 - 1 -

目录 1．实验目的及需求分析 2. 实验器材及主要器件 3. 数字电子钟基本原理 4. 数字电子钟制作与调试 5. 数字电子钟电路图 6. 实验结论 7. 实验心得 - 2 -

1、实验目的及需求分析（1）实验目的 ①掌握组合逻辑电路、时序逻辑电路及数字逻辑电路系统的设计、安装、测试方法； ②进一步巩固所学的理论知识，提高运用所学知识分析和解决实际问题的能力； ③提高电路布局﹑布线及检查和排除故障的能力； ④培养书写综合实验报告的能力。（2）需求分析 ①基本功能要求用中小规模集成电路设计一台能显示日、时、分、秒的数字电子钟，要求如下：由晶振电路产生 1Hz 标准秒信号；秒、分为 00～59 六十进制计数器；时为 00～23 二十四进制计数器；日显示从 1～7 为七进制计数器。可手动校正：能分别进行秒、分、时、日的校正。只要将开关置于手动位置，可分别对秒，分、时、日进行手动脉冲输入调整或连续脉冲输入的校正。整点报时。整点报时电路要求在每个整点前呜叫五次低音(500Hz)，整点时再呜叫一次高音(1000Hz)。 1.2 创新拓展功能闹钟、秒表功能。 - 3 -

2、实验器材及主要器件（1）实验器材： ①数字逻辑试验箱 ②74LS161 74ls161 引脚图与管脚功能表资料 74LS161 是常用的四位二进制可预置的同步加法计数器，他可以灵活的运用在各种数字电路，以及单片机系统种实现分频器等很多重要的功能： - 4 -

管脚图介绍：时钟 CP 和四个数据输入端 P0~P3 清零/MR 使能 CEP，CET 置数 PE 数据输出端 Q0~Q3 以及进位输出 TC. (TC=Q0·Q1·Q2·Q3·CET) 输入输出 Cp CP LD EP ET D3 D2 D1 D0 Q3 Q2 Q1 Q0 0 Ф Ф Ф Ф Ф Ф Ф Ф 0 1 ↑ 0 Ф Ф d c b a d 1 ↑ 1 0 Ф Ф Ф Ф Ф Q3 1 ↑ 1 Ф 0 Ф Ф Ф Ф Q3 0 c Q2 Q2 0 b Q1 Q1 0 a Q0 Q0 1 ↑ 1 1 1 Ф Ф Ф Ф 状态码加1 从74LS161功能表功能表中可以知道，当清零端 CR=“0”，计数器输出 Q3、 Q2、Q1、Q0立即为全“0”，这个时候为异步复位功能。当 CR=“1”且 LD=“0” 时，在 CP 信号上升沿作用后，74LS161输出端 Q3、Q2、Q1、Q0的状态分别与并行数据输入端 D3，D2，D1，D0的状态一样，为同步置数功能。而只有当 CR=LD=EP=ET=“1”、CP 脉冲上升沿作用后，计数器加1。74LS161还有一个进位 - 5 -

输出端 CO，其逻辑关系是 CO= Q0·Q1·Q2·Q3·CET。合理应用计数器的清零功能和置数功能，一片74LS161可以组成16进制以下的任意进制分频器。 ③74LS00 74ls00是常用的2输入四与非门集成电路，他的作用很简单顾名思义就是实现一个与非门。TTL 与非门高电平4V 左右吧低电平1V 左右。输入输出 A 0 1 0 1 B 0 0 1 1 Y 1 1 1 0 ③74LS00 二输入与门。74LS08芯片内有共四路二输入端与门输入输出 B 0 0 1 1 Y 0 0 0 1 A 0 1 0 1 - 6 -

④74LS32 74LS32是通用数字电路：四2输入或门。 Y=A+B 以集成块的一侧有缺口的为左起：左下1--1A，2--1B， 3--1Y；4--2A，5--2B，6--2Y；7--GND；右起：右上8--3Y，9--3A，10--3B；11--4Y，12--4A， 13--4B；14--VCC 其中 A，B 为输入端，Y 为输出端，GND 为电源负极，VCC 为电源正极。输入输出 B 0 0 1 1 Y 0 1 1 1 A 0 1 0 1 - 7 - ⑤导线若干 3.数字电子钟基本原理

分享到：

赞收藏

资料库

数字逻辑实验-数字电子钟.doc

相关推荐

课程资源

热门标签

最新资料