数字电子钟逻辑电路设计.doc-资料库

guawen1462-11005324-16359647965330826574.doc.pdf-第1页.png

第1页 / 共13页

guawen1462-11005324-16359647965330826574.doc.pdf-第2页.png

第2页 / 共13页

guawen1462-11005324-16359647965330826574.doc.pdf-第3页.png

第3页 / 共13页

guawen1462-11005324-16359647965330826574.doc.pdf-第4页.png

第4页 / 共13页

guawen1462-11005324-16359647965330826574.doc.pdf-第5页.png

第5页 / 共13页

guawen1462-11005324-16359647965330826574.doc.pdf-第6页.png

第6页 / 共13页

guawen1462-11005324-16359647965330826574.doc.pdf-第7页.png

第7页 / 共13页

guawen1462-11005324-16359647965330826574.doc.pdf-第8页.png

第8页 / 共13页

报告课程名称数字电子技术基础项目名称数字电子钟逻辑电路设计姓班学名级号指导教师老师设计时间 2016 年 12 月 26 日至 2016 年 12 月 30 日计算机工程学院

课程设计任务书一、设计题目数字电子钟逻辑电路设计二、设计任务用中、小规模集成电路设计一台能显示日、时、分、秒的数字电子钟，要求如下： 1. 由晶振电路产生 1Hz 标准秒信号。 2. 秒、分为 00～59 六十进制计数器。 3. 时为 00～23 二十四进制计数器。 4. 周显示从 1～日为七进制计数器。 5. 可手动校时：能分别进行秒、分、时、日的校时。只要将开关置于手动位置，可分别对秒、分、时、日进行手动脉冲输入调整或连续脉冲输入的校正。 6. 整点报时。整点报时电路要求在每个整点前呜叫五次低音（500Hz），整点时再呜叫一次高音（1000Hz）。三、设计计划电子技术课程设计共 1 周。第 1 天：查找相关资料；第 2 天：确定总体方案；第 3 天：器件选择；第 4 天：设计硬件电路；第 5 天：整理报告。四、设计要求 1．确定原理方框图。 2．画出整个系统电路原理图。 3．对所设计的电路进行分析。 4．心得体会。

摘要通过计数器可组成不同进制的计数器，然后经过译码器译码器驱动即可显示出所需要的结果。本设计就是运用所学集成电路的工作原理和使用方法，在单元电路的基础上进行小型数字系统设计的一个数字电子时钟，可完成 0 时 00 分 00 秒～23 时 59 分 59 秒和周 0～周 7 的计时功能。利用晶体振荡器产生秒脉冲，经过 74LS90D 译码器显示输出，并可使用 K1、K2、K3、K4 实现调整时间的功能，而且还有整点报时功能，最后形成一个功能完善的数字电子钟。关键词：计数器；译码器；数字电子钟；晶体振荡器；74LS90D

目录综述......................................................................................................................................................................5 一、系统原理................................................................................................................................................ 5 二、方案设计与分析..................................................................................................................................6 2.1 秒脉冲发生器.......................................................................................................................................6 2.2 计数译码显示.......................................................................................................................................7 2.3 校时电路..................................................................................................................................................8 2.4 整点报时电路.......................................................................................................................................8 2.5 译码驱动及显示单元电路............................................................................................................9 2.6 时间计数器电路................................................................................................................................10 三、仿真结果极其分析.........................................................................................................................10 3.1 仿真...........................................................................................................................................................11 3.2 结果分析................................................................................................................................................12 四、数字电子钟总电路图................................................................................................................... 12 五、课程设计体会....................................................................................................................................13 六、参考文献.............................................................................................................................................. 13

综述数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。目前，数字钟的功能越来越强，并且有多种专门的大规模集成电路可供选择。数字钟适用于自动打铃、自动广播，也适用于节电、节水及自动控制多路电器设备。它是由数子钟电路、定时电路、放大执行电路、电源电路组成。为了简化电路结构，数字钟电路与定时电路之间的连接采用直接译码技术。具有电路结构简单、动作可靠、使用寿命长、更改设定时间容易、制造成本低等优点。从有利于学习的角度考虑，这里主要介绍以中小规模集成电路设计数字钟的方法。一、系统原理数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的 1HZ 时间信号必须做到准确稳定。通常使用石英晶体振荡器电路构成数字钟。图 1 所示为数字钟的一般构成框图[1]。数字电子钟的电路组成方框图如图 1.1 所示。图 1.1 数字电子钟框图由图 1.1 可见，数字电子钟由以下几部分组成：石英晶体振荡器和分频器组成的秒脉冲发生器；校时电路；六十进制秒、分计数器，二十四进制（或十二进制）计时计数器；秒、

分、时的译码显示部分等。 ⑴晶体振荡器电路：晶体振荡器电路给数字钟提供一个频率稳定准确的 32768Hz的方波信号，可保证数字钟的走时准确及稳定。不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。 ⑵分频器电路：分频器电路将 32768Hz的高频方波信号经 15 次分频后得到 1Hz的方波信号供秒计数器进行计数。分频器实际上也就是计数器。 ⑶时间计数器电路：时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时十位计数器，还有日个位计数器电路构成。其中秒个位和秒十位计数器、分个位和分十位计数器为 60 进制计数器，而根据设计要求，时个位和时十位计数器为 24 进制计数器，日个位计数器为 7 进制计数器。 ⑷译码驱动电路：译码驱动电路将计数器输出的 8421BCD 码转换为数码管需要的逻辑状态，并且为保证数码管正常工作提供足够的工作电流。 ⑸整点报时电路：一般时钟都应具备整点报时电路功能,即在时间出现整点时,数字钟会自动报时,以示提醒.其作用方式是发出连续的或有节奏的音频声波,较复杂的也可以是实时语音提示。二、方案设计与分析数字电子钟逻辑电路由秒脉冲产生电路、分频器电路、时间计数器电路、译码驱动电路、显示单元电路、校时电路和报时电路组成。 2.1 秒脉冲发生器脉冲发生器是数字钟的核心部分，它的精度和稳定度决定了数字钟的质量，通常用晶体振荡器发出的脉冲经过整形、分频获得 1Hz 的秒脉冲。如晶振为 32768 Hz，通过 15 次二分频后可获得 1Hz 的脉冲输出，电路图如图 1.2 所示。图 2.1 秒脉冲发生器

2.2 计数译码显示秒、分、时、日分别为 60、60、24、7 进制计数器、秒、分均为 60 进制，即显示 00～ 59，它们的个位为十进制，十位为六进制。时为二十四进制计数器，显示为 00～23，个位仍为十进制，而十位为三进制，但当十进位计到 2，而个位计到 4 时清零，就为二十四进制了。周为七进制数，按人们一般的概念一周的显示日期“日、1、2、3、4、5、6”，所以我们设计这个七进制计数器，应根据译码显示器的状态表来进行，如表 1.1 所示。按表 1.1 状态表不难设计出“日”计数器的电路（日用数字 8 代替）。所有计数器的译码显示均采用 BCD—七段译码器，显示器采用共阴或共阳的显示器。 Q4 Q3 Q2 Q1 1 0 1 0 0 0 1 0 0 0 1 0 0 0 0 0 0 0 1 1 1 0 0 1 1 0 0 1 显示日 1 2 3 4 5 6 表 2.1 状态表 2.3 校时电路在刚刚开机接通电源时，由于日、时、分、秒为任意值，所以，需要进行调整。置开关在手动位置，分别对时、分、秒、日进行单独计数，计数脉冲由单次脉冲或连续脉冲输入。校时信号只需当数字钟暂停时给 74HC161 输入一个脉冲信号即可，因此只需直流电源、电阻、电容外加一个开关即可，此方案简单有效，如图 9 所示[5]。

图 2.2 校时电路触发装置将此电路接入 74HC161 的脉冲信号输入端，即可校对该芯片所控制的显示数码管的数字。 2.4 整点报时电路当时计数器在每次计到整点前六秒时，需要报时，这可用译码电路来解决。即当分为 59 时，则秒在计数计到 54 时，输出一延时高电平去打开低音与门，使报时声按 500Hz 频率呜叫 5 声，直至秒计数器计到 58 时，结束这高电平脉冲；当秒计数到 59 时，则去驱动高音 1KHz 频率输出而鸣叫 1 声。利用蜂鸣器、三极管、电阻和电源等简单元器件即可组成报时电路，这样组成的电路简单方便，如图 10 所示。图 2.3 蜂鸣器报时电路

资料库

数字电子钟逻辑电路设计.doc

相关推荐

课程资源

热门标签

最新资料