Verilog HDL双向开关 双向开关 双向开关有：tran rtran tranif0 rtranif0 tranif1 rtranif1这些开关是双向的，即数据可以双向流动，并且当数据在 开关中传播时没有延时。后4个开关能够通过设置合适的控制信号来关闭。tran和rtran开关不能被关闭。　　 tran或rtran(tran 的高阻态版本)开关实例语句的语法如下：(r)tran [instance_name] (SignalA, SignalB );端口表只 有两个端口，并且无条件地双向流动，即从SignalA向SignalB，反之亦然。　　其它双向开关的实例语句的语法 如下：gate_type[instance_name] (Sign 双向开关有： tran rtran tranif0 rtranif0 tranif1 rtranif1 这些开关是双向的，即数据可以双向流动，并且当数据在开关中传播时没有延时。后4个开关能够通过设置合适的控制信号来 关闭。tran和rtran开关不能被关闭。 　　tran或rtran(tran 的高阻态版本)开关实例语句的语法如下： (r)tran [instance_name] (SignalA, SignalB ); 端口表只有两个端口，并且无条件地双向流动，即从SignalA向SignalB，反之亦然。 　　其它双向开关的实例语句的语法如下： gate_type[instance_name] (SignalA, SignalB, ControlC); 前两个端口是双向端口，即数据从SignalA流向SignalB，反之亦然。第三个端口是控制信号。如果对tranif0和 tranif0，ControlC是1；对tranif1和rtranif1，Controlc是0；那么禁止双向数据流动。对于rtran、rtranif0和rtranif1，当信号通过 开关传输时，信号强度减弱。