第 38 卷 第 3 期 2015 年 6 月 电 子 器 件 Chinese Journal of Electron Devices Vol. 38 No. 3 June 2015 Applications of Two-Dimensional FFT Algorithm in Ｒadar Signal Processing of LFMCW Based on FPGA* PAN Kai1， ZHENG Danping2， ZHU Mingri1* ， LIU Wenbin1， YAO Xin1 1． School of Electronic Engineering and Automation ， Guilin University of Electronic Technology ， Guilin University of Electronic Technology ， Guilin Guangxi 541004 ， Guilin Guangxi 541004 ， China 2． School of Computer Science and Engineering ， China ) ; ( ) ， ， which Abstract There is a certain degree of difficulty to detect moving targets by linear frequency modulated continuous wave LFMCW two-dimensional FFT target echo signal processing techniques to extract phase information can effectively suppress the fixed clutter ， achieve the detection of moving targets． The implementation of signal pro- cessing for Doppler velocity radar with a FPGA chip and LFMCW Doppler radar signal processing principles are in- troduced． The data buffer ， the test results show that the two-dimensional FFT algorithm can extract the distance and are described． Finally ， fast algorithm for the FFT sequence of real numbers ， Hilbert transform ， etc of the FPGA ( : : speed of the target． ; Key words FPGA : ; FFT LFMCW ; target detection : EEACC 7210G doi 10． 3969 / j． issn． 1005 － 9490． 2015． 03． 024 基于 FPGA 的二维 FFT 算法在 LFMCW 雷达信号处理中的应用* 刘文彬1，朱名日1* ，郑丹平2，潘 凯1，姚 鑫1 ( 1． 桂林电子科技大学电子工程与自动化学院，广西 桂林 桂林电子科技大学计算机科学与工程学院，广西 桂林 2． ; 541004 ) 541004 LFMCW ) 检测运动目标存在一定难度，利用二维 介绍了线性调频连续波( 摘 要: 线性调频连续波( 取，可有效抑制固定杂波，实现对运动目标的检测 利用单片 等步骤的 关键词: 现场可编程门阵列; 二维快速傅里叶变换; 线性调频连续波; 目标检测 中图分类号: TP247． 2 实现多普勒测速雷达信号处理的过程，详细说明了数据的缓存 实现，最后测试结果表明二维 文献标识码: A FPGA FPGA FFT 。 实数序列 、 算法能很好的提取出目标的距离和速度 FFT LFMCW FFT 。 文章编号: 1005 － 9490( 2015) 03 － 0597 － 04 处理技术对目标回波信号相位信息进行提 ) 雷达信号进行多普勒处理的原理以及 的快速算法以及希尔伯特变换 激光测速仪 、 超声波测速仪 、 目前在智能交通领域应用的超速监控系统主要 视 采用感应线圈测速仪 、 微波雷达测速仪与摄像机或数码相机相组 频检测仪 、 其中，微波雷达测速由于测速精度 合而成的方式 高，设备成本适中，安装维护方便，全天候等优点已成 相对于普通的脉冲雷达， 为目前技术发展的趋势［ ) 更容易实现较高的距 线性调频连续波雷达( 发射功率低，抗 离分辨率 。 截获能力强，容易实现设备的小型化［ 同时还具有无测距盲区 LFMCW 。 。 。 ］ 1 2 － 3 ］ 。 项目来源: 广西研究生教育创新计划资助项目( 收稿日期: 2014 － 07 － 28 修改日期: 2014 － 09 － 01 YCS22012075 ) 1 信号分析 1 LFMCW 系统的发射和接收波形如图 所示， 的发射波形幅度固定不变，但频率随时间 LFMCW 按线性锯齿而变化，目标回波是发射波形的复制波， 两路传输延迟 为传播速 度， 为 f0 扫频带宽 为调频信号的起始频率， T 为调频周期， B 为目标距离， c tr = 2r / c ， r 。 对于静态目标而言，接收信号和发射信号间的 xyy

895 电 子 器 件 第 38 卷 时常以一个重复周期的数据作为处理单元 ( 6 得的差频信号的频率为 将式 ) 中整理后可得到某个重复周期所获 ) 代入式( 。 5 图 1 在 LFMCW 系统中的发射和接收波形 为一个常数并与目标距离成正比，其公 瞬时频差 式如下 fΔ fΔ = tr = B T B T 2r c ( ) 1 1 由式( ) 可知测出频差就能算出目标距离 这 种载有距离信息和频率信息的信号被称为差拍信 号，又称差频 下面从数学角度来分析采用锯齿型 多普勒处理的原理，发射信 信号进行距离 。 。 LFMCW 号可表示为［ ］ 4 － 5 / t ) { = exp ［ ( j 为调频斜率， θ0 式中: 发射信号的瞬时相位可表示为 uT k 2πf0 t + πk t － nT 为初始相位， ( ) 2 + θ0 ， 1 n = 0 } ， 2 ) ( 2 ， …。 t ( ) ( ( 3 PT t － nT ) 2 + θ0 = 2πf0 t + πk ) 接收信号的瞬时相位相对于发射信号有一个时 时，可表示为 ) ) ) 2 ) 将接收到的目标回波信号和发射的信号混频其 t － tr － nT ( 4 = 2πf0 t － tr t － tr + πk = PT ( ( ) ( 延 tr ( t PＲ + θ0 输出为差频信号，差频信号的相位为 t t t ( ) ( ) ( ) ( tr 当 PM = PT － PＲ r + 2πktr = 2πf0 tr － πkt2 ) t － nT ) 为常数时( 对于静态目标) ，差频信号是正 弦信号，其频率正比于 当目标相对于雷达有径 时，差频信号的频率会变化，在此变化 向运动速度 的频率中必然包含了目标的距离和速度信息，此时 的两路传输延迟为: tr。 5 v ( 式中， r0 为 t = 0 ( ) tr = 2 r0 + vt / c 时目标到雷达的距离 ( ) 在处理数据 6 。 ( f t － nT ) = ( dPM ) t － nT 2πdt ( 4kv c － )2 4kv2 c = ( t － nT ) = 2f0 v c + 2krn c － 4krnv c2 + ) + fdＲv n 为第 n ， ， 1 2 n = 0 ( ) ( ) ( v 7 是 + kn t － nT fdv + fＲ ( ) n 个重复周期时，目标与雷 式中: rn = r0 + Tvn ， 达间的相互距离 对目标的 ……。fdv 所产生的多普勒频率称为速度多普勒频 运动速度 率，这是进行距离多普勒处理所要得到的信息之一 。 时发射信号 fＲ 与回波信号的差频频率又称距离差频，这是需要的 ，后两项 在实际情况下，由于 另一项有用信息 的数量级远远小于前面两项因此可忽略 ) 是当目标与雷达之间的距离为 vc 。 rn f0 n ( 。 由以上的分析可以看出，差频信号确实包含了 目标的距离和多普勒信息，通过对差频信号做二维 ) 可 离散傅里叶变换 得到该信息 2 系统结构及工作原理 Discrete Fourier Tranform DFT 。 ( 内部信号预处理部分，整体设计框图如 基本工作原理: 两路雷达回波信号经过 芯片完成由模拟信号到数字信号 FPGA 所示 2 图 。 两片高精度 的转换，其中 A / D A / D 芯片的转换速率为 ，转换的数据位宽为 ple / s 样数据以同步脉冲为周期输入到直流消除模块 16 bit。 ADC 1． 25 Msam- 采 双通道的 DC_ 直流量去除 ，完成信号中直流成分的去除 Ｒeduce 后的数据，以同步周期为单位，先经过双端口 模块 的数据缓存完成后，经 ＲAM 一个同步周期内 模块，进行 ，进行乒乓缓存 Dram32x256 。 。 FFT _P128core。 FFT 运算，完成快时间维即距离维的傅里叶变换 因双通道 利用实数序列 的采样数据都为实数信号，本设计 的快速算法，通过一个 点复数 ADC 。 FFT N 图 2 二维 FFT 算法在 FPGA 中实现的整体框图 

第 3 期 刘文彬，朱名日等: 基于 FPGA 的二维 FFT 算法在 LFMCW 雷达信号处理中的应用 995 N ］ 6 。 FFT FFT FFT FFT 处理模块同时完成两个 快时间 FFT 算 变换，具体处理只需把 至零即可［ 快时间 。 双端口 模块 点实数序列的 运 完成后，本设计在频域完成希尔伯特 运算结果的负数频率成分 的运算结果再次写入另一个 ＲAM Dram64x128 状态机读取缓存数据的同时，完成 算法的通道数据分离，并且把 控制 片外缓存，进行帧数据的 希尔伯特变 、 WＲ_STATE 上述实序列快速 分离后的数据以帧为单位，通过 器按行写入 乒乓缓存 换以及快时间维的 DDＲ3 SDＲAM 至此完成信号的直流去除 DDＲ3 SDＲAM 运算 完成数据缓存 FFT 。 。 FFT 。 片外完成一个完整数据帧即 状态机按 ＲD_STATE 内的数据，写入双端口 ，进行列数据的乒乓缓存 512 DDＲ3 SDＲAM DDＲ3 SDＲAM 行数据的缓存后， 当 列 128 列读取 模块 数据缓存完成后，即可通过 列数据的慢时间维即速度维的 3 模块设计 Dram64x1024 ＲAM 一列 ，进行该 。 FFT _P512core 运算 。 FFT FPGA 内部信号预处理部分，由直流消除模块 二维傅里叶变换模块 以 FFT2 _128x512 制器接口模块等子模块构成 。 Dc_Ｒeduce、 及相应的 3． 1 直流消除模块 模块传递函数 DDＲ3 ( y ) n ( ) n = x ［ － ( x ) n ］ /128 ( 128 ∑ 1 实际上输出数据等于输入数据减去其以 ) 8 点 128 为单位的均值 模块接口如图 所示 。 3 。 图 3 直流消除模块接口框图 128 输入原数据按 作乒乓缓存的同时，依次累加 点为单位依次写入双端口 点的数 ＲAM 据输入完成，累加器清零并且把当前时刻的累加值 锁存并保持，锁存的数据即为当前写入的 除以 此后即可把写入的数据依次从 128 点数据的均值 128 当 。 128 。 中读出，并减去上述均值输出即可 ＲAM 3． 2 DDＲ3 SDＲAM 控制器的设计 。 本设计中 提供的免费 系列的 inx DDＲ3 SDＲAM 核 IP MIG 1． 9 控制器的设计采 ［ 7 ］，所使用 FPGA K7 器是专门的多端口嵌入式控制器，极大的简化 xc7k325t － 2ffg900。DDＲ3 SDＲAM Xil- 是 控制 K7 系列 FPGA DDＲ3 SDＲAM 耗，更快的 开 发 速 度，节 省 了 与大多数存储器接口的设计 任 务，该 控制器提供了很高的性能如减少功 中 的 资 源 等 所示 FPGA 控制器原理框图如图 。 DDＲ3 SDＲAM 4 。 DDＲ3 DDＲ3 DDＲ3 SDＲAM 图 4 DDＲ3 SDＲAM 控制器原理框图 控制器主要包括: 用户接口单元，存储器 控制单元，物理层控制单元 用户设计单元要想连 。 接到外部的 首先通过用户接口连接 控制器的用户接口单元; 用户接口单元为 到 提供了读写数据时所需的地址空间和缓存给本地接 口; 存储器控制单元通过本地接口连接到用户接口 单元，本地接口实现了用户设计单元提交存储器的 读写请求以及把数据传输到外部 中 途径 存储器控制单元后端通过物理层接口连接到 物理层控制单元并且能够响应物理层控制单元中的 最后物理层控制单元通过物理接口 各种接口请求 。 芯片，及时产生满足 连接到外部硬件 DDＲ3 SDＲAM 。 DDＲ3 SDＲAM 读写操作的时序信号 。 DDＲ3 SDＲAM 3． 3 读写状态机的设计 在每一个调频周期 T 。 的 512 128 FFT 16 bit、 256 Mbyte 内，采集 DDＲ3 SDＲAM 6． 4 Mbyte / s。 变换后数据宽度为 点数据，连续 个调频周期内的回波信号进行采集得到一帧 ，计算 经过一维 4 byte 数据上传速 存储容 对 数据 得到一帧回波数据速率为 率比较大，实验平台系统选用了位宽为 量为 芯片 MT41J256M16 作为大容量缓存，大大提高了系统数据的存储容量 对调频周期 模块进行 入 控制器把数据再存入片外 中 入了一帧数据后，读状态机通过控制 中的数据并写入 始读取片外 控制流程图如图 所示 DDＲ3 中写 控制器开 中 进行缓存，写状态机通过控制 内采集到的 点的 FFT_128 运算后存 点数据经过 Dram64x1024 Dram64x128 ，经过 点的 DDＲ3 DDＲ3 DDＲ3 DDＲ3 FFT FFT 128 128 128 当 。 T 5 。 。 。 

006 电 子 器 件 第 38 卷 确的反应了距离信息和径向速度信息 。 图 6 对 LFMCW 回波作二维 FFT 后三维立体图 5 结束语 图 5 读写状态机流程图 4 测试结果 整个信号处理模块是在 上面实现的 最高时钟速度为 Xilinx 公司的 xc7k325t 型 对于 。 512 128 128 FFT 100 MHz。 点的一维 FPGA 每个调频周期内的回波信号，分别作 FFT 处理，再对一维复数 处理后的每个调频周期内的 处理，这样 对应数据进行 次 点的一维复数 就完成了一个积累周期内的 点采样数据的二 维复数 速度分辨单元的 、 幅度来确定有无目标回波及目标回波所在的距离 速 、 度分辨单元，从而达到对目标的提取和对该目标的距 只要检测出幅值最大的点所在的位置， 离 即可求得车辆距离雷达的距离和速度［ 128 × 512 通过检测各距离 速度测量 、 处理 FFT FFT 。 。 8 － 9 ］ 钟周期长，那么乘法运算量的差别就比较重要 这种情况下，两个 如果硬件乘法运算的时钟周期比加法运算的时 在 算法相对于两个 算法所节省的计算量，用百分率来 点复序列 N 衡量，等于两者乘法次数的差除以两个 点实序列 点复序列 FFT FFT 。 N 。 N 的乘法次数，即 FFT 4N lbN － ( 2N lbN + N ) 4N lbN ·100% = 2 lbN － 1 4 lbN 所节省的计算量仅是乘法时，当 N ＞ 32 算法比两个 点复序列 N 点实序列 N 节省的计算量超过 FFT 45% 。 。 辆运行方向平行 动以速度 测试对象为单个测试车辆，雷达直射区域与车 车辆在距离雷达 处开始启 匀速远离雷达行驶，测试数据用 期望得 个点，多普勒频率对应的点为 10 可知频谱峰值所在坐标位置，准 30 km / h 绘制出的三维立体图如图 MATLAB 到的距离单元在第 第 个点，由图 所示 10 m 。 6 50 6 100% ( 9 ) 时两个 算法 FFT LFMCW 雷达的距离 / 多普勒的信号处理对处理模 以可满足作 目前 块的实时性和精度要求较高 为主要处理单元的功能 上即可实现对目标距离和速度的提取，而且速度快 度高 降低硬件的复杂度，提高系统的可靠性 FPGA 算法在单片 。 二维 FFT 。 FPGA 精 、 。 。 参考文献: ［ ］ 王志华 1 大学， 2012． 交通测速雷达系统设计与实现［ ］ ． D ． 南京: 南京理工 ［ ］ 郑远，温博，马瑞平 2 ． 基于双周期锯齿波 LFMCW 的距离速度 ］ 去耦合［ J ． 电子科技， ( ， 26 2013 ) : ］ 杨建宇，凌太兵，贺峻 ［ 3 ］ 度去耦合［ J ． ． LFMCW 电子信息学报， 125 － 128． 7 雷达运动目标检测与距离速 ( ， 26 ) 2004 169 － 173． ］ 雷达的距离多普勒处理［ J ． 2 电子科 ］ 杜川华，龚耀寰 ［ 4 技大学学报， ． LFMCW ) : ］ 王平安，潘瑞云，周希辰 ［ 5 2004 ， 2 1 ( ］ 实现方法［ J ． 27 － 30． 基于 电子技术应用， ． 2013 数字信号处理［ FPGA ， 39 ］ ． : M 2006 Ｒichard G Lyons． 童，译 北京: 机械工业出版社， 262 － 266． 的雷达杂波速度谱图的 ( 49 － 52． 12 朱光明，程建远，刘保 ) 7 Series FPGAs Memory interface solutions v1． 9 and v1． 9a user guide EB / OL ． http / / www． xilinx． com / support / documenta- ］ : ［ ］ 6 ［ ］ 7 ． ［ tion / ipdocumentation / ug586． pdf． ［ ］ 王月鹏，赵国庆 8 二维 ］ 应用及其性能分析［ J ． ［ ］ 张鹏，杜彬彬，任勇峰 9 ． ］ 计与实现［ J ． 算法在 FFT 雷达信号处理中的 LFMCW ， 188 ． ) ( 电子科技， 基于 5 2014 25 － 28． FPGA ， ( 31 2005 的超声数据采集装置的设 ) : 电子器件， 1 刘文彬( ) ，男，安徽阜阳人，硕 士研究生，主要研究方向为智能信息处 ; 理与嵌入式应用， 1989 － 81 － 84． 568923465@ qq． com 1955 － ) ，男，广 西 桂 林 人，教 朱名日 ( 授，硕士生导师，主要研究方向为智能 传感器网络，嵌入式系统， 541322259 @ qq． com。