AD7606 使用记录 1、有关目标模块说明 Adc 位数：16bit（SAR-ADC） 通道数：8 通道模块 同步采样：（以两组的形式，CONVSTA,B 分别控制 1 组（高低 4 通道），仅有在 不使用过采样时才能开启两组通道同步采样，应用时可以将 AB 进行短接）即所 有通道能够对外部信号同时进行 ad 采集，到 ad 转换步骤之前均是同步的，如下 是 ad7606 的内部电路框图，读图可知，8 通道相互独立，在 8-1 多路选择器开关 之前，均是“同步”概念。 NOTE：个人理解，上述同步只能是“几乎同步”.在 CONVST 的上升沿两个通 道的 T-H 放大器进入保持模式（即数据同步完成，因为是同一时刻开始保持）， 应该只有在 AB 短接且无过采样时才是真正同步。 采样率：最大 200KSPS（8 通道而言，每隔通道均是此值）。实际上，这样的采 样速率并不是很高，但该模块售价是比较高的，主要是因为其在保持有 8 通道数 量的同时位数比较高（16bit），这实际上是精度和速度的一对矛盾关系。即：adc 采样速率高，则其精度就一般很难做的高（否则成本难以接受）。 2、过采样： 这个概念相对于“采样”提出，其描述（或定义为）：以远高于信号带宽 2 倍或 其最高频率对信号进行采样的过程，实际上是采样的子分类； 

芯片手册中声明：过采样倍率有 2^3-1=7 中不同配置，过采样倍率越高，ADC 的转换时间越长（如 001 模式，表示硬件内部采集 2 个样本求平均，这样，就会 加长转换时间），同时即表明转换的间隔就越长，那么得到的最大采样率也就会 变低（每秒钟的个数即采样率就会减小）。 NOTE：上述说明不作强势要求！ 过采样的目的：针对采样带来的量化误差问题，一般通过低通滤波器进行滤除， 但低通滤波器对带内信号的幅度同样有衰减，若能提高 LPF 的上限截至频率， 则相对可以较小这种影响（我们的目的），引入过采样的目的就是将量化噪声外 推（推至更高频率），这样就可以使用更高截止频率的 LPF，以便避免混叠、改 善分辨率及降低噪声。（了解这点即可，本 ADC 使用的是数字滤波器） 3、总线控制及操作： 使用广义 spi 接口协议； 本次控制采样的模式如下： 采用并行接口模式（16bit 数据包格式）； Convsta,b 短接在一起，实现真同步采样； 过采样倍率设置：000，不设置倍率； first_data（第一个转换的数据），可以不接； 数字滤波器功能说明： 数据读取时间： 使用 busy 标志，在其下降沿进行操作，busy 为 1 表示转换中（忙标志），当变换 低电平，其一表示 T-H-AMP 进入跟踪模式（“伺机”进入保持状态）；其二表示 

可以从数据总线上获取数据了。我们程序采用的是在转换完成之后读取数据（8 通道数据），如下所示：