计算机组成原理与结构课程设计 二位十进制计数器 1、实验目的 1、在理解有关计数器基本知识基础上，掌握计数器的基本组成与工作原理。 2、掌握使用触发器构成计数器的方法。 3、学习使用面包板，掌握面包板的结构布局和接线方法。 4、掌握中规模集成计数器的使用和功能测试方法。 2、实验设备 SIJZ-1 型计算机组成原理教学实验仪 一台 一台 万用表 面包表 一块 3、元器件清单 74LS192×1 块、74LS193×1 块、74LS00×1 块、发光二极管×8 只、1k 电 阻×8 只 4、总体设计 利用一块 74LS192、一块 74LS193 和 74LS00 与非门构成二位十进制级联计 数器，使用进位输出信号驱动下一级计数器计数。 5、实验工作原理及电路 实验中各元件的引脚图、： 0902 陈亮 2009115010230 - 1 - 

计算机组成原理与结构课程设计 74LS192 引脚图 74LS193 与 74LS192 引脚图一样，只是功能有点差异。 74LS00 引脚图 74LS00 是二输入四与非门集成电路。常用来实现组合逻辑电路运算。如上 图所示，74LS00 中有 4 个与非门，对于中小规模的集成电路十分受用。 74LS192 是同步十进制可逆计数器，它具有双时钟输入，并具有清除和置数 等功能，其引脚排列及逻辑符号。它不同与 72LS193 的是后者是可预置 8421 四 位二进制时钟可逆计数器，而 74LS192 可预置 BCD 双时钟可逆计数器。 D0,D1,D2,D3 作为计数器输入端，在实际电路是接地的，也可以不接。 Q0,Q1,Q2,Q3 作为数据输出端，接到各自对应的数码管上。作为一个十进制 的计数器，低位的 Q1,Q3 要接到 74LS00，构成由与非门构成的锁存器，以克服 器件技术速度的离散型，保证在反馈置“0”信号作用下计数器可靠置 “0”。 LD 作为置数端。74LS192 和 74LS193 的置数端要接在一起。 0902 陈亮 2009115010230 - 2 - 

计算机组成原理与结构课程设计 CPU 作为加计数端，个位的 CPU 要引出一根线，接到脉冲。 CR 是清除端，74LS192 和 71LS193 的 CR 端是要加到一起，并另外引出一 根线接到开关。当 CR 端为高电平“1”时，计数器直接置“0”，置低电平就执 行其他的操作。 CR 为低电平，置数端 LD 也为低电平，数据直接从置数端 D0,D1,D2,D3 置 入计数器。 CR 为低电平，置数端 LD 为高电平，执行加计数时，减计数端 CPD 可以不 用接线，计数脉冲由 CPU 输入，在计数脉冲上升沿进 BCD 码十进制加法计数。 其中 74LS192 与 74LS00 与非门接线方法如下： 9 10 & & 8 1 3 3 2 6 7 Q0 Q1 Q2 Q3 CR 14 5 CPu 这个实验的中心操作是级联，电路图如下： 图 1 0902 陈亮 2009115010230 - 3 - 

计算机组成原理与结构课程设计 6、测试方法 因为实验中面板表上没有涉及到开关的连接，所以在调试的时候，我们将会 引出的一根 CR 端接到实验箱上的开关上，同时 LD 端也接在实验箱的开关上。 从正负极分别引出线接到实验箱上对应正负极上。将个位上（74LS192）的 CPU 接到实验箱上的单个脉冲位置。 计数开始时，先在 CR 端输入一个高电平，此时两个计数器均被置为 0 状态。 伺候在 LD 端输入“1”，CR 端输入“0”，则计数器处于计数状态。在个位的 74LS192 的 CPU 端逐个输入计数脉冲 CP，个位的 74LS192 开始进行加法计数，在第十个 CP 脉冲上升沿到来后，个位 74LS192 的状态从 1001→0000，同时其进位输出端 从 0→1。 此上升沿使十位的 74LS193 从 0000 开始计数，直到第 100 个 CP 脉冲作用后， 计数器由 10001 1001 恢复为 0000 0000，完成一次计数循环。 0902 陈亮 2009115010230 - 4 -