第1章 绪论
1.1 概述
1.2 MCU结构框图
1.3 系统时钟分配
第2章 引脚及其连接
2.1 简介
2.2 MCU的管脚分配
2.3 推荐的系统连接
2.3.1 电源(VDD、2×VSS、VDDAD和VSSAD)
2.3.2 振荡器(XTAL与EXTAL)
2.3.3 复位
2.3.4 背景/模式选择(BKGD/MS)
2.3.5 ADC参考引脚(VREFH与VREFL)
2.3.6 外部的中断引脚(IRQ)
2.3.7 通用I/O及外设端口
第3章 工作模式
3.1 简介
3.2 特征
3.3 运行模式
3.4 背景调试模式
3.5 等待模式
3.6 停止模式
3.6.1 Stop2模式
3.6.2 Stop3模式
3.6.3 停止模式下激活BDM使能
3.6.4 停止模式下LVD使能
3.6.5 停止模式下的片上外设模块
第4章 片上存储器
4.1 MC9S08AC16系列存储映像简介
4.1.1 复位和中断向量分配
4.2 寄存器地址和位分配
4.3 RAM
4.4 Flash
4.4.1 特征
4.4.2 写入和擦除时间
4.4.3 写入和擦除命令的执行
4.4.4 突发模式写入的执行
4.4.5 访问错误
4.4.6 Flash块保护
4.4.7 向量重定向
4.5 保护机制
4.6 Flash寄存器和控制位
4.6.1 Flash时钟分频寄存器(FCDIV)
4.6.2 Flash选项寄存器(FOPT和NVOPT)
4.6.3 flash配置寄存器(FCNFG)
4.6.4 Flash保护寄存器(FPROT和NVPROT)
4.6.5 Flash状态寄存器(FSTAT)
4.6.6 Flash命令寄存器(FCMD)
第5章 复位、中断和系统配置
5.1 简介
5.2 特征
5.3 MCU复位
5.4 计算机正常操作监控模块(COP)看门狗
5.5 中断
5.5.1 中断堆栈结构
5.5.2 外部中断请求(IRQ)引脚
5.5.2.1 引脚配置选项
5.5.2.2 边沿/电平触发
5.5.3 中断向量、中断源和局部屏蔽
5.6 低电压检测系统(LVD)
5.6.1 上电复位操作
5.6.2 LVD复位操作
5.6.3 LVD中断操作
5.6.4 低电压警告(LVW)
5.7 实时中断(RTI)
5.8 MCLK输出
5.9 复位、中断以及系统控制寄存器和控制位
5.9.1 中断请求状态和控制寄存器(IRQSC)
5.9.2 系统复位状态寄存器(SRS)
5.9.3 系统背景调试强制复位寄存器(SBDFR)
5.9.4 系统选项寄存器(SOPT)
5.9.5 系统MCLK控制寄存器(SMCLK)
5.9.6 系统设备识别寄存器(SDIDH、SDIDL)
5.9.7 系统实时中断状态和控制寄存器(SRTISC)
5.9.8 系统电源管理状态控制寄存器1(SPMSC1)
5.9.9 系统电源管理状态和控制寄存器2 (SPMSC2)
5.9.10 系统系统选项寄存器2 (STOP2)
第6章 并行输入和输出
6.1 简介
6.2 特征
6.3 引脚描述
6.3.1 A口
6.3.2 B口
6.3.3 C口
6.3.4 D口
6.3.5 E口
6.3.6 F口
6.3.7 G口
6.4 并行I/O控制
6.5 引脚控制
6.5.1 内部上拉电阻使能
6.5.2 输出斜率控制使能
6.5.3 输出驱动强度选择
6.6 停止模式下的I/O口
6.7 并行I/O与引脚控制寄存器
6.7.1 A口I/O寄存器(PTAD和PTADD)
6.7.2 A口引脚控制寄存器(PTAPE、PTASE、PTADS)
6.7.3 B口I/O寄存器(PTBD和PTBDD)
6.7.4 B口引脚控制寄存器(PTBPE、PTBSE、PTBDS)
6.7.5 C口I/O寄存器(PTCD和PTCDD)
6.7.6 C口引脚控制寄存器(PTCPE、PTCSE、PTCDS)
6.7.7 D口I/O寄存器(PTDD和PTDDD)
6.7.8 D口引脚控制寄存器(PTDPE、PTDSE、PTDDS)
6.7.9 E口I/O寄存器(PTED和PTEDD)
6.7.10 E口引脚控制寄存器(PTEPE、PTESE、PTEDS)
6.7.11 F口I/O寄存器(PTFD和PTFDD)
6.7.12 F口引脚控制寄存器(PTFPE、PTFSE、PTFDS)
6.7.13 G口I/O寄存器(PTGD和PTGDD)
6.7.14 G口引脚控制寄存器(PTGPE、PTGSE、PTGDS)
第7章 中央处理单元(S08CPUV2)
7.1 概述
7.1.1 特性
7.2 编程模型和CPU寄存器
7.2.1 累加器(A)
7.2.2 变址寄存器(H:X)
7.2.3 堆栈指针(SP)
7.2.4 程序计数器(PC)
7.2.5 条件码寄存器(CCR)
7.3 寻址模式
7.3.1 固有寻址模式(INH)
7.3.2 相对寻址模式(REL)
7.3.3 立即寻址模式(IMM)
7.3.4 直接寻址模式(DIR)
7.3.5 扩展寻址模式(EXT)
7.3.6 变址寻址模式
7.3.6.1 无偏移量变址模式(IX)
7.3.6.2 无偏移量变址、变址自动加1寻址模式(IX+)
7.3.6.3 8位偏移量变址模式(IX1)
7.3.6.4 8位偏移量变址、变址自动加1寻址模式(IX1+)
7.3.6.5 16位偏移量变址模式(IX2)
7.3.6.6 8位偏移量堆栈寻址模式(SP1)
7.3.6.7 16位偏移量堆栈寻址模式(SP2)
7.4 特殊操作
7.4.1 复位序列
7.4.2 中断序列
7.4.3 等待模式
7.4.4 停止模式
7.4.5 背景模式
7.5 HCS08指令设置摘要
第8章 键盘中断(S08KBIV1)
8.1 简介
8.2 键盘引脚复用
8.3 特性
8.3.1 KBI模块结构图
8.4 寄存器定义
8.4.1 KBI状态控制寄存器(KBISC)
8.4.2 KBI引脚使能寄存器(KBIPE)
8.5 功能描述
8.5.1 引脚使能
8.5.2 边沿和电平触发
8.5.3 KBI中断控制
第9章 内部时钟发生器(S08ICGV4)
9.1 概述
9.1.1 特性
9.1.2 操作模式
9.1.3 功能结构图
9.2 外部信号描述
9.2.1 EXTAL― 外部参考时钟/振荡器输入
9.2.2 XTAL―振荡器输出
9.2.3 外部时钟连接
9.2.4 外部晶振/谐振器连接
9.3 寄存器定义
9.3.1 ICG控制寄存器1(ICGC1)
9.3.2 ICG控制寄存器2(ICGC2)
9.3.3 ICG状态寄存器1(ICGS1)
9.3.4 ICG状态寄存器2(ICGS2)
9.3.5 ICG滤波器寄存器(ICGFLTU、ICGFLTL)
9.3.6 ICG调整寄存器(ICGTRM)
9.4 功能描述
9.4.1 OFF模式
9.4.1.1 活跃BDM
9.4.1.2 OSCSTEN位设置
9.4.1.3 停止/OFF模式恢复
9.4.2 自时钟模式(SCM)
9.4.3 FLL内部时钟模式(FEI)
9.4.4 FLL内部未锁定
9.4.5 FLL内部锁定
9.4.6 FLL旁路外部时钟模式(FBE)
9.4.7 FLL外部时钟模式(FEE)
9.4.7.1 FLL外部失锁
9.4.7.2 FLL外部锁定
9.4.8 FLL锁定和失锁检测
9.4.9 FLL时钟丢失检测
9.4.10 时钟模式必要条件
9.4.11 固定频率时钟
9.4.12 高增益振荡器
9.5 初始化/应用信息
9.5.1 概述
9.5.2 例1:外部晶振 = 32 kHz,总线频率 = 4.19 MHz
9.5.3 例2:外部晶振 = 4 MHz,总线频率 = 20 MHz
9.5.4 例3:无外部晶振,总线频率 = 5.4 MHz
9.5.5 例4:内部时钟产生器调整
第10章 定时器/PWM(S08TPMV3)
10.1 简介
10.2 特征
10.3 TPMV3与以前版本的区别
10.3.1 从TPMV1移植
10.3.2 特性
10.3.3 操作模式
10.3.4 结构框图
10.4 信号描述
10.4.1 信号详细描述
10.4.1.1 EXTCLK――外部时钟源
10.4.1.2 TPMxCHn――TPM通道n 输入输出引脚
10.5 寄存器定义
10.5.1 TPM状态和控制寄存器(TPMxSC)
10.5.2 TPM计数器寄存器(TPMxCNTH:TPMxCNHTL)
10.5.3 TPM计数器模寄存器(TPMxMODH:TPMxMODL)
10.5.4 TPM通道n状态和控制寄存器(TPMxCnSC)
10.5.5 TPM通道值寄存器(TPMxCnVH : TPMxCnVL)
10.6 功能描述
10.6.1 计数器
10.6.1.1 计数器时钟源
10.6.1.2 计数器溢出和模复位
10.6.1.3 计数模式
10.6.1.4 手动计数器复位
10.6.2 通道模式选择
10.6.2.1 输入捕捉模式
10.6.2.2 输出比较模式
10.6.2.3 边沿对齐PWM模式
10.6.2.4 中心对齐PWM模式
10.7 复位概述
10.7.1 概要
10.7.2 复位操作
10.8 中断
10.8.1 概述
10.8.2 中断操作描述
10.8.2.1 定时器溢出中断(TOF)
10.8.2.1.1 通常情形
10.8.2.1.2 中心对齐PWM情形
10.8.2.2 通道事件中断描述
10.8.2.2.1 输入捕捉事件
10.8.2.2.2 输出比较事件
10.8.2.2.3 PWM结束占空比事件
第11章 串行通信接口(S08SCIV4)
11.1 简介
11.1.1 特性
11.1.2 操作模式
11.1.3 框图
11.2 寄存器定义
11.2.1 SCI波特率寄存器(SCIxBDH、SCIxBDL)
11.2.2 SCI控制寄存器1(SCIxC1)
11.2.3 SCI控制寄存器2(SCIxC2)
11.2.4 SCI状态寄存器1(SCIxS1)
11.2.5 SCI状态寄存器2(SCIxS2)
11.2.6 SCI控制寄存器3(SCIxC3)
11.2.7 SCI数据寄存器(SCIxD)
11.3 功能描述
11.3.1 波特率产生
11.3.2 发送功能描述
11.3.2.1 发送间隔和等待空闲
11.3.3 接收功能描述
11.3.3.1 数据采样技术
11.3.3.2 接收唤醒
11.3.3.2.1 空闲线唤醒
11.3.3.2.2 地址标志唤醒
11.3.4 中断和状态标志
11.3.5 其他SCI功能
11.3.5.1 8位和9位数据模式
11.3.5.2 停止模式操作
11.3.5.3 循环模式
11.3.5.4 单线操作
第12章 串行外设接口(S08SPIV3)
12.1 简介
12.1.1 特征
12.1.2 框图
12.1.2.1 SPI系统框图
12.1.2.2 SPI模块框图
12.1.3 SPI波特率发生器
12.2 外部信号描述
12.2.1 SPSCK ― SPI串行时钟
12.2.2 MOSI ― 主出从入引脚
12.2.3 MISO ― 主入从出引脚
12.2.4 SS ― 从机选择引脚
12.3 操作模式
12.3.1 停止模式中的SPI
12.4 寄存器定义
12.4.1 SPI控制寄存器1(SPIC1)
12.4.2 SPI控制寄存器2(SPIC2)
12.4.3 SPI比特率寄存器(SPIBR)
12.4.4 SPI状态寄存器(SPIS)
12.4.5 SPI数据寄存器(SPID)
12.5 功能性描述
12.5.1 SPI时钟格式
12.5.2 SPI中断
12.5.3 模式故障检测
第13章 IIC总线(S08IICV2)
13.1 简介
13.1.1 特征
13.1.2 操作模式
13.1.3 框图
13.2 外部信号描述
13.2.1 SCL―串行时钟线
13.2.2 SDA―串行数据线
13.3 寄存器定义
13.3.1 IIC地址寄存器(IICA)
13.3.2 IIC频率分频寄存器(IICF)
13.3.3 IIC控制寄存器(IICC1)
13.3.4 IIC状态寄存器(IICS)
13.3.5 IIC数据输入输出寄存器(IICD)
13.3.6 IIC控制寄存器2(IICC2)
13.4 功能描述
13.4.1 IIC协议
13.4.1.1 开始信号
13.4.1.2 从机地址传送
13.4.1.3 数据发送
13.4.1.4 停止信号
13.4.1.5 重新开始信号
13.4.1.6 仲裁程序
13.4.1.7 时钟同步
13.4.1.8 握手
13.4.1.9 时钟扩展
13.4.2 10-位地址
13.4.2.1 主机发送从机接收
13.4.2.2 主机接收从机发送
13.4.3 一般寻址
13.5 复位
13.6 中断
13.6.1 字节传送中断
13.6.2 地址检测中断
13.6.3 仲裁丢失中断
13.7 初始化/应用信息
第14章 AD转换器(S08ADC0V1)
14.1 概述
14.2 通道分配
14.2.1 交替时钟
14.2.2 硬件触发器
14.2.2.1 模拟引脚使能
14.2.2.2 低功耗模式操作
14.2.3 温度传感器
14.2.4 特点
14.2.5 框图
14.3 外部信号描述
14.3.1 模拟电源(VDDAD)
14.3.2 模拟地(VSSAD)
14.3.3 参考高电压(VREFH)
14.3.4 参考低电压(VREFL)
14.3.5 模拟通道输入(ADx)
14.4 寄存器定义
14.4.1 状态和控制寄存器1(ADCSC1)
14.4.2 状态和控制寄存器2(ADCSC2)
14.4.3 数据高结果寄存器(ADCRH)
14.4.4 数据低结果寄存器(ADCRL)
14.4.5 比较值高寄存器(ADCCVH)
14.4.6 比较值低寄存器(ADCCVL)
14.4.7 配置寄存器(ADCCFG)
14.4.8 引脚控制1寄存器(APCTL1)
14.4.9 引脚控制2寄存器(APCTL2)
14.4.10 引脚控制3寄存器(APCTL3)
14.5 功能描述
14.5.1 时钟选择和分频控制
14.5.2 输入选择和引脚控制
14.5.3 硬件触发
14.5.4 转换控制
14.5.4.1 初始化转换
14.5.4.2 完成转换
14.5.4.3 终止转换
14.5.4.4 电源控制
14.5.4.5 总转换时间
14.5.5 自动比较功能
14.5.6 MCU等待模式操作
14.5.7 MCU stop3模式操作
14.5.7.1 禁止ADACK的stop3模式
14.5.7.2 允许ADACK的stop3模式
14.5.8 MCU stop1和stop2模式操作
14.6 初始化信息
14.6.1 ADC模块初始化举例
14.6.1.1 初始化顺序
14.6.1.2 伪代码举例
14.7 应用信息
14.7.1 外部引脚和安排
14.7.1.1 模拟电源引脚
14.7.1.2 模拟参考引脚
14.7.1.3 模拟输入引脚
14.7.2 错误源
14.7.2.1 采样错误
14.7.2.2 引脚漏电流误差
14.7.2.3 噪音误差
14.7.2.4 编码宽度和量化误差
14.7.2.5 线性误差
14.7.2.6 编码抖动、非单调性和遗编码
第15章 开发支持
15.1 介绍
15.1.1 特性
15.2 背景调试控制器 (BDC)
15.2.1 BKGD 引脚描述
15.2.2 通信详细介绍
15.2.3 BDC 命令
15.2.3.1 编码结构术语
15.2.4 BDC 硬件断点
15.3 片上调试系统(DBG)
15.3.1 比较器 A 和 B
15.3.2 总线捕获信息和 FIFO 操作
15.3.3 流变化信息
15.3.4 标记 vs. 强制断点和触发器
15.3.5 触发模式
15.3.6 硬件断点
15.4 寄存器定义
15.4.1 BDC 寄存器和控制位
15.4.1.1 BDC状态和控制寄存器 (BDCSCR)
15.4.1.2 BDC 断点匹配寄存器 (BDCBKPT)
15.4.2 系统背景调试强制复位寄存器 (SBDFR)
15.4.3 DBG 寄存器和控制位
15.4.3.1 调试比较器 A 高寄存器 (DBGCAH)
15.4.3.2 调试比较器 A 低寄存器 (DBGCAL)
15.4.3.3 调试比较器 B 高寄存器 (DBGCBH)
15.4.3.4 调试比较器 B 低寄存器 (DBGCBL)
15.4.3.5 调试 FIFO 高寄存器 (DBGFH)
15.4.3.6 调试 FIFO 低寄存器(DBGFL)
15.4.3.7 调试控制寄存器(DBGC)
15.4.3.8 调试触发寄存器 (DBGT)
15.4.3.9 调试状态寄存器 (DBGS)
附录 A 电气特性和时序规范
A.1 概述
A.2 参数分类
A.3 最大绝对额定值
A.4 热特性
A.5 ESD保护和闭锁抗扰度
A.6 DC特性
A.7 电源电流特性
A.8 ADC特性
A.9 内部时钟产生模块特性
A.9.1 ICG频率规格
A.10 AC特性
A.10.1 控制时序
A.10.2 定时器/PWM(TPM)模块时序
A.11 SPI特性
A.12 Flash规格
A.13 EMC性能
附录 B 订购信息和机械制图
B.1 订购信息
B.2 可订购部件编号系统
B.3 机械图