logo资料库

用集成芯片74ls90数字钟的设计文档.doc

发布时间：2022-06-08 发布人：admin 分类：说明书 资料大小：0.25M 资料格式：doc 举报 版权申诉
第1页 / 共12页
第2页 / 共12页
第3页 / 共12页
第4页 / 共12页
第5页 / 共12页
第6页 / 共12页
第7页 / 共12页
第8页 / 共12页
资料共12页，剩余部分请下载后查看
    数字钟课程设计(2009-01-05 10:10:53) 设计目的 进一步掌握各芯片的逻辑功能及使用方法。 进一步掌握数字钟的设计方法和和计数器相互级联的方法。 进一步掌握数字系统的设计和数字系统功能的测试方法。 进一步掌握数字系统的制作和布线方法。 设计要求 设计指标 数字钟具有显示时、分、秒的功能； 有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间； 计时过程具有报时功能，当时间到达整点前10秒进行蜂鸣报时，报时声音四低一高； 并且要求走时准确。 设计要求 画出电路原理图（或仿真电路图）； 元器件及参数选择，有相关原器件清单； 制作要求 自行装配和调试，并能发现问题和解决问题。 编写设计报告 写出设计与制作的全过程，附上有关资料和图纸，有心得体会。 总体概要设计 数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。由于计数的起始时间不可能 与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的1HZ 时间 信号必须做到准确稳定。通常使用石英晶体振荡器电路构成数字钟。图1所示为数字钟的一 般构成框图。
    图1 数字钟的组成框图 晶体振荡器电路 晶体振荡器电路给数字钟提供一个频率稳定准确的32768Ｈz 的脉冲，可保证数字钟的走时 准确及稳定。不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。 分频器电路 分频器电路将32768Ｈz 的高频方波信号经74LS4060和74LS250的二分频的分频后得到 1Hz 的方波信号，可以供秒计数器进行计数。分频器实际上也就是计数器。 时间计数器电路 时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时十位计数器电 路构成，其中秒个位和秒十位计数器、分个位和分十位计数器为60进制计数器，时个位和 时十位计数器可以设计为12进制计数器或者24进制计数器，我们这里根据自己的意愿设计 成24进制计数器。 译码驱动电路 译码驱动电路将计数器输出的8421BCD 码转换为数码管需要的逻辑状态，并且为保证数码 管正常工作提供足够的工作电流。 数码管
    数码管通常有发光二极管（LED）数码管和液晶（LCD）数码管，本设计采用的为ＬＥＤ数 码管。 各单元模块设计和分析 晶体振荡器电路 晶体振荡器是构成数字式时钟的核心，它保证了时钟的走时准确及稳定。 图2所示电路通过ＣＭＯＳ非门构成的输出为方波的数字式晶体振荡电路，这个电路中，Ｃ ＭＯＳ非门Ｕ１与晶体、电容和电阻构成晶体振荡器电路，Ｕ２实现整形功能，将振荡器输 出的近似于正弦波的波形转换为较理想的方波。输出反馈电 阻Ｒ１为非门提供偏置，使电 路工作于放大区域，即非门的功能近似于一个高增益的反相放大器。电容Ｃ１、Ｃ２与晶体构 成一个谐振型网络，完成对振荡频率的控制功能，同时提供了一个１８０度相移，从而和非 门构成一个正反馈网络，实现了振荡器的功能。由于晶体具有较高的频率稳定性及准确性， 从而保证了输出频率的稳定和准确。 晶体 XTAL 的频率选为32768HZ。该元件专为数字钟电路而设计，其频率较低，有利于减少 分频器级数。 从有关手册中，可查得 C1、C2 分别为20pF，和200PF 当要求频率准确度和稳定度更高时， 还可接入校正电容并采取温度补偿措施。 由于 CMOS 电路的输入阻抗极高，因此反馈电阻 R1可选为20MΩ。较高的反馈电阻有利于 提高振荡频率的稳定性。 脉冲输出端
    图2 晶体振荡器电路图 分频器电路 通常，数字钟的晶体振荡器输出频率较高，为了得到１Ｈz 的秒信号输入，需要对振荡器的 输出信号进行分频。 通常实现分频器的电路是计数器电路，一般采用多级２进制计数器来实现。例如，将32767 Ｈz 的振荡信号分频为１ＨZ 的分频倍数为32767（２１５），即实现该分频功能的计数器相当 于１５极２进制计数器。 本实验中采用 CD4060来构成分频电路。CD4060在数字集成电路中可实现的分频次数最 高，而且 CD4060还包含振荡电路所需的非门，使用更为方便。 ＣＤ4060计数为最高为１４级２进制计数器，可以将32767ＨZ 的信号分频为２ＨZ，而经 过74LS90可以将它分为1HZ 的信号。如图3所示，可以直接实现振荡和分频的功能。 图3 CD4046和74LS90的分频电路图 时间计数单元 时间计数单元有时计数、分计数和秒计数等几个部分。
    时计数单元一般为24进制计数器计数器，其输出为两位8421BCD 码形式；分计数和秒计数 单元为６０进制计数器，其输出也为8421BCD 码。 本实验采取了74LS90 用两块芯片进行级联来产生60进制和24进制 秒个位计数单元为１０进制计数器，无需进制转换，只需将Ｑ0与ＣＰ1（下降沿有效）相连 即可。ＣＰ0（下降没效）与１ＨZ 秒输入信号相连，Ｑ3可作为向上的进位信号与十位计数 单元的ＣＰ1相连。 秒十位计数单元为６进制计数器，需要进制转换。将１０进制计数器转换为６进制计数器的 电路连接，其中Ｑ2可作为向上的进位信号与分个位的计数单元的ＣＰ0相连。 分个位和分十位计数单元电路结构分别与秒个位和秒十位计数单元完全相同，也是分个位计 数单元的Ｑ3作为向上的进位信号应与分十位计数单元的ＣＰ0相连，分十位计数单元的Ｑ2 作为向上的进位信号应与时个位计数单元的ＣＰ0相连。60进制的连接如图4所示。 时个位计数单元电路结构仍与秒或个位计数单元相同，但是要求，整个时计数单元应为24 进制计数器，所以在两块74LS90构成的100进制中截取24，就得在24的时候进行异步清零。 24进制计数功能的电路如图5所示。 图4 60进制计数器电路
    图5 24进制计数器电路 译码驱动及显示单元 计数器实现了对时间的累计以8421BCD 码形式输出，选用显示译码电路将计数器的输出数 码转换为数码显示器件所需要的输出逻辑和一定的电流，选用74LS47作为显示译码电路， 选用74LS546八段共阳 LED 数码管作为显示单元电路，如图6所示。
    图6 译码驱动和显示电路 校时电源电路 当重新接通电源或走时出现误差时都需要对时间进行校正。通常，校正时间的方法是：首先 截断正常的计数通路，然后再进行人工出触发计数或将频率较高的方波信号加到需要校正的 计数单元的输入端，校正好后，再转入正常计时状态即可。 根据要求，数字钟应具有分校正和时校正功能，因此，应截断分个位和时个位的直接计数通 路，并采用正常计时信号与校正信号可以随时切换的电路接入其中。图7所示为所设计的校 时电路。
    图7 校正电路 整点报时电路 一般时钟都应具备整点报时电路功能，即在时间出现整点前数秒内，数字钟会自动报时，以 示提醒。其作用方式是发出连续的或有节奏的音频声波，较复杂的也可以是实时语音提示。 根据要求，电路应在整点前10秒钟内开始整点报时，即当时间在59分51秒到59分59秒期间 时，报时电路报时控制信号。报时电路选74HC30，作为选蜂鸣器为电声器件，选用 CC4016 模拟开关作控制，使蜂鸣器可以一响一停。如图8所示。
    分享到：
    赞 收藏

    相关推荐

    资料库

    课程资源

    共收录17145份资料，累计13个分类，关注成员有19位，主要包括：PHP,网络管理,网页制作,Java,.Net,数据库,3G/移动开发,C/C++,游戏开发,嵌入式,讲义,软件测试,专业指导

    热门标签

    PHP 网络管理 网页制作 Java .Net 数据库 3G/移动开发 C/C++ 游戏开发 嵌入式 讲义 软件测试 专业指导

    最新资料