Verilog常见moduel接口定义错误.pdf

发布时间：2022-05-29 发布人：admin 分类：说明书资料大小：0.03M 资料格式：pdf 举报版权申诉

weixin_38630697-12711250-4744300845220421964.pdf-第1页.png

第1页 / 共1页

文本预览

Verilog常见常见moduel接口定义错误接口定义错误过去见过不少新手在这方面出错，而且查不出原因，感觉有必要给大家提个醒。 Verilog中moduel的接口类型主要有in、out和inout三种，出错的主要在in和out的定义上。常常我们把接口定义成wire或reg两种数据类型，而出错的主要原因在于不少新手不知道reg类型的含义。强调一下，定义为reg类型的数据，其描述的是一个register的输出端（reg类型综合后不一定是register）。所以，不少初学者将in端口定义成reg类型，熟知它的in端口数据一定是由register输入的呢？错误也就产生了。所以，只要理解了reg数据类型的描述含义，这种错误就不会发生了。望各位切记阿！

分享到：

赞收藏

资料库

Verilog常见moduel接口定义错误.pdf

相关推荐

开发技术

热门标签

最新资料