logo资料库

2018年四川轻化工大学数字电子技术考研真题B卷.doc

第1页 / 共6页
第2页 / 共6页
第3页 / 共6页
第4页 / 共6页
第5页 / 共6页
第6页 / 共6页
资料共6页,全文预览结束
2018 年四川轻化工大学数字电子技术考研真题 B 卷 一、选择题(每空 2 分,总计 30 分) 1、与二进制数 111011011 相应的十进制数是()。 A.473B.474C.475D.476 2、图示场效应管门电路为()。 A.“或非”门 B.“非”门 C.“与非”门 D.三态门 3、一个四位二进制减法计数器的起始值为 1101,经过 4 个时钟作用之后的值为()。 A、1100B、0100C、1001D、0101 4、若在编码器中有 32 个编码对象,则要求输出二进制代码位数为()位。 A.4B.5C.6D.7 5、在下列触发器中,有约束条件的是()。 A.电平触发的 RS 触发器 B.边沿触发的 D 触发器 C.电平触发的 JK 触发器 D.边沿触发的 T 触发器 6、对于 RS 触发器,若 S=Rˊ,则可完成与()触发器相同的逻辑功能。
A.RSB.DC.JKD.Tˊ 7、TTL 或非门多余输入端接地处理方法为()。 A.悬空 B.接电源 C.接 10kΩ电位接地 D.接地 8、555 定时器不可以组成()。 A.单稳态触发器 B.JK 触发器 C.施密特触发器 D.多谐振荡器 9、为实现“线与”逻辑功能,应选用() A.OC 门 B.或非门 C.与非门 10.寻址容量为 4K×4 的 RAM 需要()根地址线。 A.10B.11C.12D.13 11、若译码-驱动器输出为高电平,则数码管应选用()。 A.共阴极显示器 B.共阳极显示器 C.共阴共阳都可以 D.条件不够,无法确定 12、555 集成电路,改变电压控制端(引脚 5)的电压可改变() A.高触发端,低触发端的电平 B.555 定时电路的高低电平 C.开关放电管的开关电平 D.置"0"端 R 的电平 13、10 位电阻网络和倒 T 型网络 DAC 中电阻的阻值分别有()种。 A.1,1B.10,2C.10,10D.1024,10 14、一个 5 位二进制加法器,初始状态为 00000,经过 201 个输入脉冲后,计数器的状 态为()。 A.00111B.00101C.01000D.01001 15、在下列器件中,不属于组合逻辑电路的是()
A.译码器 B.寄存器 C.全加器 D.优先编码器 二、简答题(每小题 10 分,总计 30 分) (1)给出边沿触发的 RS、D 触发器的特性方程、特性表、画出相应的状态转换图。 (2)如图 2-1 所示的由 T 触发器构成的电路,已知 A,B 波形如图 2-2 所示,请在图 2-2 中画出 Q 的波形(其中 Q 的初态为 0)。触发器的初始状态为 0。 (3)写出图 2-3 所示电路的逻辑函数 Y,并化简为为最简与或式。 三、已知逻辑函数 F(A,B,C,D)的真值表,求解下列问题 (1)给出逻辑函数 F(A,B,C,D)的最小项标准式和最大项标准式(10 分); (2)求解逻辑函数 F(A,B,C,D)的最简与或式并画出其逻辑图(10 分);
(3)将(2)所得结果转换为与非—与非式(5 分)。 四、设计 1 位二进制全减器电路。输入为被减数 A、减数 B 和来自低位的借位 C;输出 为两数之差 D 和向高位的借位信号 V。 (1)求输出函数 D、V 的逻辑表达式且化简为最简与或式(8 分); (2)应用 74HC138 及与非门实现,请给出电路图及原理说明,其功能表如表 4-1 所示。(7 分)。 图 4-174HC138 五、分析电路,画出电路的状态转换图、检查电路能否自启动,说明电路实现的功能。 A 为输入信号。(15 分)
六、电路的输出函数 F 与输入 A、B、C 的关系如图 6-1 所示。(15 分) (1)写出函数 F 的最小项表达式;用基本门电路实现(7 分); (2)要求只用 1/2 片双四选一 74LS153 数据选择器实现,已知 74LS153 数据选择器的 电路符号如图 6-2 所示(8 分) 七、设计一个 7 进制的计数器。 (1)用同步十进制计数器 74LS160 及适当的门电路设计并给出设计原理及电路,74160 的电路符号及功能表如图 7-1 所示(8 分); (2)用 D 或者 JK 触发器和门电路设计,判断能否自启动。给出状态转换图,状态方 程、驱动方程(12 分)。
分享到:
收藏