VHDL基础及经典实例开发.pdf

发布时间：2022-05-30 发布人：admin 分类：说明书资料大小：20.42M 资料格式：pdf 举报版权申诉

u011341608-7924833-4744300845225648653.pdf-第1页.png

第1页 / 共431页

u011341608-7924833-4744300845225648653.pdf-第2页.png

第2页 / 共431页

u011341608-7924833-4744300845225648653.pdf-第3页.png

第3页 / 共431页

u011341608-7924833-4744300845225648653.pdf-第4页.png

第4页 / 共431页

u011341608-7924833-4744300845225648653.pdf-第5页.png

第5页 / 共431页

u011341608-7924833-4744300845225648653.pdf-第6页.png

第6页 / 共431页

u011341608-7924833-4744300845225648653.pdf-第7页.png

第7页 / 共431页

u011341608-7924833-4744300845225648653.pdf-第8页.png

第8页 / 共431页

前言

目录

第1章 VHDL概述

1.1 硬件描述语言

1.1.1 硬件描述语言的产生

1.1.2 硬件描述语言的种类

1.2 VHDL硬件描述语言

1.2.1 VHDL的特点

1.2.2 VHDL设计流程

第2章 VHDL硬件描述语言

2.1 VHDL的基本元素

2.1.1 标识符

2.1.2 数据对象

2.1.3 数据类型

2.1.4 运算符和操作符

2.2 VHDL程序的基本结构

2.2.1 实体说明

2.2.2 结构体

2.2.3 程序包

2.2.4 库

2.3 VHDL的主要语句

2.3.1 进程语句

2.3.2 信号赋值语句

2.3.3 顺序描述语句

2.3.4 并行描述语句

2.3.5 GENERIC语句

2.3.6 GENERATE语句

2.3.7 BLOCK语句

2.3.8 过程及函数

2.4 VHDL的属性描述

2.4.1 值类属性

2.4.2 函数类属性

2.4.3 信号类属性

2.4.4 数据类型类属性

2.4.5 数据范围类属性

第3章数字钟设计

3.1 设计任务

3.2 系统设计

3.3 模块实现

3.3.1 计时模块

3.3.2 校时模块

3.3.3 显示模块

第4章通用串并乘法器设计

4.1 串并乘法器原理

4.2 系统设计

4.3 模块设计与实现

4.3.1 全加器模块

4.3.2 流水线单元模块

4.3.3 其他简单模块

第5章串行通信接口SCI设计

5.1 RS—232串行通信简介

5.1.1 标准概述

5.1.2 协议规范

5.1.3 通信时序

5.2 系统设计

5.2.1 SCI内部寄存器

5.2.2 SCI顶层设计与实现

5.3 模块设计与实现

5.3.1 微处理器接口模块

5.3.2 发送模块

5.3.3 接收模块

5.3.4 波特率发生模块

5.3.5 LOOPBACK模块

5.3.6 Modem模块

第6章看门狗设计

6.1 设计任务

6.2 系统设计

6.3 模块设计与实现

6.3.1 计数比较模块

6.3.2 分频模块

6.3.3 复位计时模块

第7章出租车计价器设计

7.1 设计任务

7.2 系统设计

7.3 模块设计与实现

7.3.1 计费模块

7.3.2 显示模块

第8章高层电梯控制器设计

8.1 设计任务

8.2 系统设计

8.3 模块设计与实现

8.3.1 主控制器模块

8.3.2 分控制器模块

第9章数字频率计设计

9.1 计数测频

9.1.1 设计任务

9.1.2 系统设计

9.1.3 模块设计与实现

9.2 等精度测频

第10章数字密码锁设计

10.1 设计任务

10.2 系统设计

10.3 模块设计与实现

10.3.1 控制模块

10.3.2 计数器模块

10.3.3 寄存器模块

10.3.4 比较器模块

10.3.5 编码器模块

第11章 I2C总线控制器设计

11.1 I2C总线概述

11.1.1 I2C总线基本概念

11.1.2 I2C数据传输时序

11.2 系统设计

11.2.1 微控制器接口

11.2.2 I2C控制器的内部寄存器

11.2.3 顶层实体设计及实现

11.3 模块设计与实现

11.3.1 微控制器接口模块

11.3.2 I2C协议控制器模块

11.3.3 其他简单模块

第12章异步FIFO设计

12.1 异步FIFO原理

12.2 系统设计

12.3 模块设计与实现

12.3.1 空／满标志产生逻辑

12.3.2 格雷码计数器

12.3.3 格雷码-二进制码转换模块

12.3.4 存储器设计

第13章数字直接频率合成设计

13.1 DDS原理

13.2 系统设计

13.3 模块设计与实现

13.3.1 微控制器接口模块

13.3.2 比例乘法器模块

13.3.3 相位累加器模块

13.3.4 双端RAM模块

第14章基于FPGA的虚拟逻辑分析仪设计

14.1 虚拟仪器概述

14.1.1 虚拟仪器的发展

14.1.2 虚拟仪器的特点

14.1.3 虚拟逻辑分析仪

14.2 系统设计

14.2.1 人机界面设计

14.2.2 顶层设计及实现

14.3 模块设计及实现

14.3.1 触发模块

14.3.2 采样存储模块

14.3.3 其他简单模块

附录1 保留字

附录2 一些有用的网址

参考文献

分享到：

赞收藏

相关推荐