EDA技术与VHDL 等精度测频原理的频率计.doc

发布时间：2022-06-08 发布人：admin 分类：说明书资料大小：0.40M 资料格式：doc 举报版权申诉

nemolei-2010379-4744300845367523636.doc.pdf-第1页.png

第1页 / 共15页

nemolei-2010379-4744300845367523636.doc.pdf-第2页.png

第2页 / 共15页

nemolei-2010379-4744300845367523636.doc.pdf-第3页.png

第3页 / 共15页

nemolei-2010379-4744300845367523636.doc.pdf-第4页.png

第4页 / 共15页

nemolei-2010379-4744300845367523636.doc.pdf-第5页.png

第5页 / 共15页

nemolei-2010379-4744300845367523636.doc.pdf-第6页.png

第6页 / 共15页

nemolei-2010379-4744300845367523636.doc.pdf-第7页.png

第7页 / 共15页

nemolei-2010379-4744300845367523636.doc.pdf-第8页.png

第8页 / 共15页

设计要求

1 、方案论证与对比

1．1 方案一

1．2 方案二

1．3 两种方案的对比

2、各功能模块设计

2．1 分频器模块

2．2 计数模块

2．3 计数器CONV

2．4 计数器CNT75

2．5 顶层文件框架描述

3、调试与操作说明

4、课程设计心得与体会

5、元器件及仪器设备明细表

6、致谢

7、参考文献

8、附录

附录1 计数器CNT75

附录2 计数模块CONV程序

附录3 主程序PLJ

课程设计报告课程名称：EDA 技术与 VHDL 课程设计设计题目：等精度测频原理的频率计

指导教师评语：指导教师签名：年月日项目权重成绩 1、设计过程中出勤、学习态度等方面 2、课程设计质量与答辩 3、设计报告书写及图纸规范程度 0.2 0.5 0.3 成绩评定总成绩教研室审核意见：教学系审核意见：教研室主任签字：年月日主任签字：年月日

摘要本次设计是一个等精度测频原理的频率计，能测出 1~9999KHZ 的频率，同时它能精确到 4 位小数点。它主要由 D 触发器、计数器、分频器等模块组成。其中最主要的部分是计数器，它的测频原理是在一定的闸门时间内测量被测信号的脉冲个数。各功能模块在 QuartusⅡ软件中先由 VHDL 语言描述出，然后将其打包成可调用的元件，再利用原理图输入法将各模块按功能连接起来就得到顶层文件的原理图。这时，再进行时序仿真、引脚锁定之后，就编译下载至硬件中，选择正确的模式和各种设置后即可实现这次设计所要求的功能。关键词：计数器；分频器；D 触发器。

目录设计要求 ........................................................... 1 1 、方案论证与对比 ................................................. 1 1．1 方案一 .....................................................1 1．2 方案二 .....................................................2 1．3 两种方案的对比 .............................................2 2、各功能模块设计 .................................................. 2 2．1 分频器模块 ................................................2 2．2 计数模块 ..................................................2 2．3 计数器 CONV ............................................... 3 2．4 计数器 CNT75 .............................................. 3 2．5 顶层文件框架描述 ........................................... 3 3、调试与操作说明 .................................................. 4 4、课程设计心得与体会 .............................................. 4 5、元器件及仪器设备明细表 .......................................... 5 6、致谢 ............................................................ 6 7、参考文献 ........................................................ 6 8、附录 ............................................................ 6 附录 1 计数器 CNT75 .............................................6 附录 2 计数模块 CONV 程序 ....................................... 7 附录 3 主程序 PLJ ...............................................8

采用等精度测频原理的频率计设计要求 1. 可测频率范围为 1~9999KHZ。 2. 精确到 4 位小数点。 3. 用四位带小数点的数码管显示。 1 、方案论证与对比按照设计要求，本次设计的等精度测频原理的频率计要能测出 1~9999KHZ 的频率，而且它的精度为小数点 4 位。因此，这时，我们在这一点的设计上提出了以下两种不同的方案。 1．1 方案一标准信号分频器 D 触发器计数器 1 计数器 2 运算显示被测信号复位图 1 方案一方框图此方案利用以 VHDL 为基础结合原理图的方法。首先，通过实验箱从外面输出一个标准的 10KHZ 的信号，通过分频器的作用把信号分成多段，然后经过 D 触发器的作用使被测信号与标准信号同时输入到计数器中，算出被测信号的频率，最后通过数码管显示出来。 - 1 -

1．2 方案二被测信号计数器锁存器译码驱动电路测频信号发生器数码管显示图 2 方案二方框图此方案原理跟方案一差不多，都是在 VHDL 语言的基础上结合原理图的方法，输出加一个译码驱动电路，经过单片机处理显示结果。 1．3 两种方案的对比相同点：两方案的基本的设计思想相同，都是以 VHDL 语言为基础结合原理图的设计思路。不同点：方案一是通过输入一个标准的时钟频率，然后根据在一个相同的闸门时间内通过的脉冲之比得出被测频率，而方案二唯一不同是当通过运算得到结果后显示的方式不同。两者相比，方案一更加的合适。 2、各功能模块设计 2．1 分频器模块为了实现设计要求中输出波形的频率可控范围为 1HZ~9999KHZ。附录 2 所示。 2．2 计数模块在测量过程中，有两个计数器分别对标准信号和被测信号进行同时计数。首先给出 - 2 -

闸门开启信号（预置闸门上升沿），此时计数器不开始计数，而是等到被测信号的上升沿来到时，计数器才开始真正的计数。然后预置闸门关闭信号的（下降沿）到来时，计数器也并不停止计数，而是等到被测信号的上升沿到来时才结束计数，完成一次测量过程。附录 2 所示。 2．3 计数器 CONV 通过计数器得到的数据为 16 进制的数，要想在数码管中直接观测到结果必修把它转换为 10 进制的数。VUDL 程序见附录 3 所示。 2．4 计数器 CNT75 由于实验箱的限制为了达到输入一个标准的 10KHZ 的频率，必须把 750KHZ 的频率利用一个 75 进制的计数器转换。VHDL 程序见附录 1 所示。 2．5 顶层文件框架描述将以上所描述的各功能模块的 VHDL 语言文件在 QuartusⅡ工具软件上打包成可调用的元件，然后再将名功能模块元件调入原理图编辑窗中并连接好，最后得到的顶层文件原理图如图 3 所示。图 3 顶层文件原理图采用等精度测频原理的频率计，它主要由几个部分组成：计数器，D 触发器，分频器。根据原理图可以看出，首先利用一个 75 进制的计数器得到一个标准的 10KHZ 的频 - 3 -

率，然后经过主程序 PLJ，它包含了我们需要的分频器，D 触发器，两个进行计数的计数器，当信号从主程序输出后在通过一个 16 进制的计数器 CONV 转换后在数码管上显示出来。 3、调试与操作说明 1）、建立工程。 2）、对顶层文件进行时序仿真,得到仿真波形如下图示： 3)、引脚锁定——如下图所示。形图 4 顶层文件仿真波形图 5 引脚锁定 4)、编绎下载，选择电路模式 0。 4、课程设计心得与体会课程设计是培养学生综合运用所学知识,发现,提出,分析和解决实际问题,锻炼实 - 4 -

分享到：

赞收藏

资料库

EDA技术与VHDL 等精度测频原理的频率计.doc

相关推荐

课程资源

热门标签

最新资料