HUNGRY
1553B BUS DEVELOPMENT BOARD HANDBOOK
937507254@qq.com | QQ:937507254
目录
Chapter 1 主要器件及特性 ...................................................................... 4
主要原器件介绍 ................................................................................ 5
开发板示意图 .................................................................................... 6
Chapter 2 BU61580 电路 .......................................................................... 7
Chapter 3 隔离变压器 B‐3226 ............................................................... 9
Chapter4 FPGA 相关配置电路 ............................................................... 10
Chapter 5 高速同步 SDRAM 电路 ......................................................... 11
Chapter 6 大容量快速 flash .................................................................. 14
Chapter 7 RS‐232 串口............................................................................ 16
Chapter 8 电源分配 ............................................................................... 17
Chapter 9 电平转换电路 ........................................................................ 18
Chapter10 复位电路.............................................................................. 19
Chapter11 时钟源 ................................................................................. 20
内容介绍:本手册主要包括以下章节
Chapter 1 主要器件及特性
Chapter 2 BU61580 电路
Chapter 3 隔离变压器 B‐3226
Chapter4 FPGA 相关配置电路
Chapter 5 高速同步 SDRAM 电路
Chapter 6 大容量快速 flash
Chapter 7 RS‐232 串口
Chapter 8 电源分配
Chapter 9 电平转换电路
Chapter10 复位电路
Chapter11 时钟源
本开发板以 1553B 总线通讯控制器 BU61580S3/BU61581S3 为核心,提供了一
路双通道 MIL-STD-1553B 总线接口,一路 UART 接口等,核心控制器件为 Atera
FPGA,提供一个灵活的控制与设计开发平台,主控 CPU 为 FPGA 内嵌 NIOSII 32bit
CPU,自定义控制接口。本开发板同时也提供了一个学习 SOPC 的开放式平台。并
配有学习 1553B 总线协议的开发例程,基于 C 语言实现。可变的外部编程的 RT
地址。1553B 模块可以配置实现 BC,RT,MT 功 能。变压器耦合和直接耦合两种耦
合方式可选。
Chapter 1 主要器件及特性
本手册中描述了 1553B 总线开发板的设计原理和使用方法,作为开发板的配
套材料。
这套开发板主要面向 1553B 总线的初、中级开发者,或者对 1553b 总线有着
强烈兴趣的爱好者。所以,设计本着简单、实用的原则,特别适合个人用户。也
可以作为产品开发原型的验证板。我们希望通过这套开发板能把大家带进 1553B
总线开发与设计的精彩世界里,这套开发板是我们敲开 1553B 总线系统的这扇神
奇大门的敲门砖。通过使用此套开发板以及相关资料的学习,1553B 总线系统不
再令我们望而却步,其实它很简单!
同时这套开发板也提供了一个 SOPC 的应用开发平台,可以实现嵌入式软核
CPU –NIOS ii ,随意定制接口、随意设计外设真的很方便,我的开发板就采用
嵌入式软核的方式实现 1553B 协议芯片管理的。
主要原器件介绍
15 万门 Atera cyclone 系列 FPAG
芯片特性
LEs
M4K RAM BLOCK
TOTAL RAM BITs
PLLs
Maximum User IO Pins
EP1C6Q240C8
5980
20
92160
2
185
美国 DDC 公司完全兼容的 BU61580(BU61581)1553B 协议转换
芯片
双路 1553B 总线收发模块
完整的 1553B 双余度总线控制器(BC)、远程终端(RT)以及
监测终端(MT)
与主机和外部存储器灵活的接口方式
16M/12M 可选择的时钟工作频率
BC 和 RT 方式的多消息处理能力
DIP70 封装等等
隔离变压器 B‐3226
4MB(128MBits)高速 SDRAM
一片 4M*32Bit SDRAM,最高时速 166MHz 读写速度
4MB (32M bits)快速 Flash
一片 4M*8bit 读写速度为 90ns
1553B 总线电缆接口
实现与各个终端的物理连接,为了节省成本,采用 DB9 接口设计。
9 针 RS‐232 串口
实现与计算机的数据通讯,辅助调试,结果输出等功能。
电平转换电路 NH245
NH245 实现 5V 电平与 3.3V 电平的双向转换
拨码开关
拨码开关设置 POLARITY_SEL,控制 RD/WR 高低有效的状态,当
POLARITY_SEL=1 时,RD/WR 读使能,当 POLARITY_SEL=0 时,RD/WR
写使能;同时也负责 RT 的地址以及奇偶校验配置
开发板示意图
图 1 开发板示意图
Chapter 2 BU61580 电路
BU61580 为 MIL‐STD‐1553B 总线上先进的通讯控制器,其内部有
BC、RT 和 MT 的功能,为 1553B 系统设计提供了一个智能的解决方
案。BU61580 与主机的接口方式有透明方式和缓冲方式,本开发板采
用 16bit 缓冲方式。
图 2 BU61580 电路原理图
表 1 BU61580 管脚映射
信号名称
1553B_A[12]
1553B_A[11]
1553B_A[10]
1553B_A[9]
1553B_A[8]
1553B_A[7]
1553B_A[6]
1553B_A[5]
1553B_A[4]
FPGA 对应的管脚号
PIN‐12
PIN‐13
PIN‐14
PIN‐15
PIN‐16
PIN‐17
PIN‐18
PIN‐19
PIN‐20
器件
A[12]
A[11]
A[10]
A[9]
A[8]
A[7]
A[6]
A[5]
A[4]
A[3]
A[2]
A[1]
A[0]
D[15]
D[14]
D[13]
D[12]
D[11]
D[10]
D[9]
D[8]
D[7]
D[6]
D[5]
D[4]
D[3]
D[2]
D[1]
D[0]
INT_N
MEM_REG_N
MSTCLR_N
MEMWR/ZERO_WAIT_N
RD/WR_N
SELECT_N
STRBD_N
TRANSPARENT_BUFFER_N
PIN‐21
1553B_A[3]
PIN‐23
1553B_A[2]
PIN‐38
1553B_A[1]
1553B_A[0]
空
PIN‐50
1553B_DATA[15]
PIN‐49
1553B_DATA[14]
PIN‐48
1553B_DATA[13]
PIN‐47
1553B_DATA[12]
PIN‐46
1553B_DATA[11]
PIN‐45
1553B_DATA[10]
PIN‐44
1553B_DATA[9]
PIN‐43
1553B_DATA[8]
PIN‐60
1553B_DATA[7]
PIN‐59
1553B_DATA[6]
PIN‐58
1553B_DATA[5]
PIN‐57
1553B_DATA[4]
PIN‐56
1553B_DATA[3]
PIN‐55
1553B_DATA[2]
PIN‐54
1553B_DATA[1]
PIN‐53
1553B_DATA[0]
PIN‐1
1553B_INT_N
PIN‐7
1553B_MEM_REG_N
PIN‐11
1553B_MSTCLR_N
PIN‐41
1553B_MEM_ZERO_WAIT_N
PIN‐8
1553B_RD_WR_N
PIN‐5
1553B_SELECT_N
1553B_STRBD_N
PIN‐6
1553B_TRANSPARENT_BUFFER_N PIN‐4