基于FPGA的等精度频率计的设计.doc

发布时间：2022-06-08 发布人：admin 分类：说明书资料大小：0.49M 资料格式：doc 举报版权申诉

doubley510-3505292-4744300845180487208.doc.pdf-第1页.png

第1页 / 共40页

doubley510-3505292-4744300845180487208.doc.pdf-第2页.png

第2页 / 共40页

doubley510-3505292-4744300845180487208.doc.pdf-第3页.png

第3页 / 共40页

doubley510-3505292-4744300845180487208.doc.pdf-第4页.png

第4页 / 共40页

doubley510-3505292-4744300845180487208.doc.pdf-第5页.png

第5页 / 共40页

doubley510-3505292-4744300845180487208.doc.pdf-第6页.png

第6页 / 共40页

doubley510-3505292-4744300845180487208.doc.pdf-第7页.png

第7页 / 共40页

doubley510-3505292-4744300845180487208.doc.pdf-第8页.png

第8页 / 共40页

摘要

Abstract

1. 绪论

1.1 电子设计自动化(EDA)发展概述

1.1.1什么是电子设计自动化(EDA )

1.1.2EDA的发展历史

1.2 基于EDA的FPGA/ CPLD开发

1.2.1FPGA/CPLD简介

1.2.2用FPGA/CPLD进行开发的优缺点

1.3 硬件描述语言(HDL)

1.3.1VHDL语言简介

1.3.2利用VHDL语言开发的优点

1.4 QuartusII概述

2. 频率测量

2.1 数字频率计工作原理概述

2.2 测频原理及误差分析

2.3.1常用测频方案

2.3.2等精度测频原理

2.3.3误差分析

本章小结

3. 数字频率计的系统设计与功能仿真

3.1 系统的总体设计

3.2 信号源模块

3.3 分频器

3.4 测频控制信号产生器

3.5 锁存器

3.6 十进制计数器

3.7显示模块

3.7.1显示模块设计

3.7.2显示电路

3.7.3译码器

本章小结

结论

致谢

参考文献

附录一频率计顶层文件

附录二信号源模块源程序

附录三分频器源程序

附录四测频控制信号发生器源程序

附录五 32位锁存器源程序

附录六有时钟使能的十进制计数器的源程序

附录七显示模块源程序

兰州交通大学毕业设计（论文）摘要伴随着集成电路(IC)技术的发展，电子设计自动化(EDA)逐渐成为重要的设计手段，已经广泛应用于模拟与数字电路系统等许多领域。电子设计自动化是一种实现电系统或电子产品自动化设计的技术，它与电子技术、微电子技术的发展密切相关，它吸收了计算机科学领域的大多数最新研究成果，以高性能的计算机作为工作平台，促进了工程发展。数字频率计是一种基本的测量仪器。它被广泛应用与航天、电子、测控等领域。采用等精度频率测量方法具有测量精度保持恒定，不随所测信号的变化而变化的特点。本文首先综述了 EDA 技术的发展概况，FPGA/CPLD 开发的涵义、优缺点，VHDL 语言的历史及其优点，概述了 EDA 软件平台 QUARTUSⅡ；然后介绍了频率测量的一般原理，利用等精度测量原理，通过 FPGA 运用 VHDL 编程，利用 FPGA(现场可编程门阵列) 芯片设计了一个 8 位数字式等精度频率计，该频率计的测量范围为 0-100MHZ,利用 QUARTUS Ⅱ集成开发环境进行编辑、综合、波形仿真，并下载到 CPLD 器件中，经实际电路测试，仿真和实验结果表明，该频率计有较高的实用性和可靠性。关键词:电子设计自动化；VHDL 语言；频率测量；数字频率计 I

兰州交通大学毕业设计（论文） Abstract The Electronic Design Automation (EDA) technology has become an important design method of analog and digital circuit system as the integrated circuit's growing. The EDA technology, which is closely connected with the electronic technology, microelectronics technology and computer science, can be used in designing electronic product automatically. Digital frequency meter is a basic measuring instruments. It is widely used in aerospace, electronics, monitoring and other fields. With equal precision frequency measurement accuracy to maintain a constant, and not with the measured signal varies.We firstly present some background information of EDA, FPGA/CPLD,VHDL and the EDA software platform QUARTUS Ⅱin this thesis;then introduced the general principle of frequency measurement, utilization of precision measuring principle, using VHDL programming, use of FPGA (Field Programmable Gate Array) chip design such as the precision of a digital frequency meter, this frequency meter's measuring range is 0-100MHZ,use QUARTUS Ⅱintegrated development environment for editing, synthesis, wave simulation, and download to the CPLD device, by the actual circuit testing, simulation and experimental results show that the frequency meter has high practical and reliability. Keywords: Electronic Design Automation,VHDL, Frequency measurement,digital frequency meter II

兰州交通大学毕业设计（论文）目录摘要.........................................................................................................................................I ABSTRACT.............................................................................................................................. II 目录........................................................................................................................................ III 1. 绪论...................................................................................................................................1 1.1 电子设计自动化(EDA)发展概述................................................................................. 2 1.1.1 什么是电子设计自动化(EDA )................................................................................ 2 1.1.2EDA 的发展历史........................................................................................................2 1.2 基于 EDA 的 FPGA/ CPLD 开发..................................................................................4 1.2.1FPGA/CPLD 简介...................................................................................................... 4 1.2.2 用 FPGA/CPLD 进行开发的优缺点........................................................................ 5 1.3 硬件描述语言(HDL) ..................................................................................................... 7 1.3.1VHDL 语言简介.........................................................................................................7 1.3.2 利用 VHDL 语言开发的优点...................................................................................8 1.4 QUARTUSII 概述............................................................................................................. 9 2. 频率测量........................................................................................................................... 11 2.1 数字频率计工作原理概述.......................................................................................... 11 2.2 测频原理及误差分析.................................................................................................. 12 2.3.1 常用测频方案..........................................................................................................12 2.3.2 等精度测频原理......................................................................................................12 2.3.3 误差分析..................................................................................................................13 本章小结...............................................................................................................................14 3. 数字频率计的系统设计与功能仿真...............................................................................15 3.1 系统的总体设计.......................................................................................................... 15 3.2 信号源模块.................................................................................................................. 16 3.3 分频器.......................................................................................................................... 17 3.4 测频控制信号产生器.................................................................................................. 18 3.5 锁存器.......................................................................................................................... 19 3.6 十进制计数器.............................................................................................................. 19 3.7 显示模块....................................................................................................................20 3.7.1 显示模块设计..........................................................................................................20 III

兰州交通大学毕业设计（论文） 3.7.2 显示电路..................................................................................................................21 3.7.3 译码器......................................................................................................................22 本章小结...............................................................................................................................22 结论......................................................................................................................................23 致谢......................................................................................................................................24 参考文献..................................................................................................................................25 附录一频率计顶层文件......................................................................................................26 附录二信号源模块源程序..................................................................................................27 附录三分频器源程序..........................................................................................................28 附录四测频控制信号发生器源程序..................................................................................30 附录五 32 位锁存器源程序.................................................................................................32 附录六有时钟使能的十进制计数器的源程序..................................................................33 附录七显示模块源程序......................................................................................................35 IV

兰州交通大学毕业设计（论文） 1. 绪论 21 世纪人类将全面进入信息化社会，对微电子信息技术和微电子 VLSI 基础技术将不断提出更高的发展要求，微电子技术仍将继续是 21 世纪若干年代中最为重要的和最有活力的高科技领域之一。而集成电路(IC)技术在微电子领域占有重要的地位。伴随着 IC 技术的发展，电子设计自动化(Electronic Design Automation, EDA)己经逐渐成为重要设计手段，其广泛应用于模拟与数字电路系统等许多领域。 EDA 是指以计算机大规模可编程逻辑器件的开发软件及实验开发系统为设计工具，通过有关开发软件，自动完成用软件方式设计的电子系统到硬件系统的逻辑编译、逻辑化简、逻辑分割、逻辑综合及优化、逻辑布局布线、逻辑仿真，直至对于特定目标芯片的适配编译、逻辑映射、编程下载等工作，最终形成集成电子系统或专用集成芯片的一门新技术[1]。 VHDL（超高速集成电路硬件描述语言）是由美国国防部开发的一种快速设计电路的工具，目前已经成为 IEEE（The Institute of Electrical and Electronics Engineers）的一种工业标准硬件描述语言。相比传统的电路系统的设计方法，VHDL 具有多层次描述系统硬件功能的能力，支持自顶向下（Top_Down）和基于库（LibraryBased）的设计的特点，因此设计者可以不必了解硬件结构。从系统设计入手，在顶层进行系统方框图的划分和结构设计，在方框图一级用 VHDL 对电路的行为进行描述，并进行仿真和纠错，然后在系统一级进行验证，最后再用逻辑综合优化工具生成具体的门级逻辑电路的网表，下载到具体的 CPLD 器件中去，从而实现可编程的专用集成电路（ASIC）的设计。数字频率计是数字电路中的一个典型应用，实际的硬件设计用到的器件较多，连线比较复杂，而且会产生比较大的延时，造成测量误差，可靠性差。随着复杂可编程逻辑器件（CPLD）的广泛应用，以 EDA 工具作为开发手段，运用 VHDL 语言。将使整个系统大大简化。提高整体的性能和可靠性。数字频率计是通信设备、音、视频等科研生产领域不可缺少的测量仪器。采用 VHDL 编程设计实现的数字频率计，除被测信号的整形部分、键输入部分和数码显示部分外，其余全部在一片 FPGA 芯片上实现。整个系统非常精简，且具有灵活的现场可更改性。本文用 VHDL 在 CPLD 器件上实现一种 8 位数字频率计测频系统，能够用十进制数码显示被测信号的频率，不仅能够测量正弦波、方波和三角波等信号的频率，而且能对其他多种频率信号进行测量。具有体积小、可靠性高、功耗低的特点。 1

兰州交通大学毕业设计（论文） 1.1 电子设计自动化(EDA)发展概述 1.1.1 什么是电子设计自动化(EDA ) 在电子设计技术领域，可编程逻辑器件(如 PLD, GAL)的应用，已有了很好的普及。这些器件为数字系统的设计带来极大的灵活性。由于这类器件可以通过软件编程而对其硬件的结构和工作方式进行重构，使得硬件的设计可以如同软件设计那样方便快捷。这一切极大地改变了传统的数字系统设计方法、设计过程、乃至设计观念。纵观可编程逻辑器件的发展史，它在结构原理、集成规模、下载方式、逻辑设计手段等方面的每一次进步都为现代电子设计技术的革命与发展提供了不可或缺的强大动力。随着可编程逻辑器件集成规模不断扩大，自身功能的不断完善和计算机辅助设计技术的提高，在现代电子系统设计领域中的 EDA 便应运而生了。电子设计自动化(EDA)是一种实现电子系统或电子产品自动化设计的技术，它与电子技术、微电子技术的发展密切相关，吸收了计算机科学领域的大多数最新研究成果，以高性能的计算机作为工作平台，是 20 世纪 90 年代初从 CAD(计算机辅助设计)、 CAM(计算机辅助制造)、CAT(计算机辅助测试)和 CAE(计算机辅助工程)的概念发展而来的。EDA 技术就是以计算机为工具，在 EDA 软件平台上，根据硬件描述语言 HDL 完成的设计文件，自动地完成逻辑编译、化简、分割、综合及优化、布局线、仿真，直至对于特定目标芯片的适配编译、逻辑映射和编程下载等工作。设计者的工作仅限于利用软件的方式来完成对系统硬件功能的描述，在 EDA 工具的帮助下和应用相应的 FPGA/CPLD 器件，就可以得到最后的设计结果。尽管目标系统是硬件，但整个设计和修改过程如同完成软件设计一样方便和高效。当然，这里的所谓 EDA 主要是指数字系统的自动化设计，因为这一领域的软硬件方面的技术已比较成熟，应用的普及程度也比较大。而仿真电子系统的 EDA 正在进入实用，其初期的 EDA 工具不一定需要硬件描述语言。此外，从应用的广度和深度来说，由于电子信息领域的全面数字化，基于 EDA 的数字系统的设计技术具有更大的应用市场和更紧迫的需求性。 1.1.2EDA 的发展历史 EDA 技术的发展始于 70 年代，至今经历了三个阶段。电子线路的 CAD(计算机辅助计)是 EDA 发展的初级阶段，是高级 EDA 系统的重要组成部分。它利用计算机的图形编辑、分析和存储等能力，协助工程师设计电子系统的电路图、印制电路板和集成电路板图;采用二维图形编辑与分析，主要解决电子线路设计后期的大量重复性工作，可以减少设计人员的繁琐重复劳动，但自动化程度低，需要人工干预整个设计过程。这类专 2

兰州交通大学毕业设计（论文）用软件大多以微机为工作平台，易于学用，设计中小规模电子系统可靠有效，现仍有很多这类专用软件被广泛应用于工程设计。80 年代初期，EDA 技术开始设计过程的分析，推出了以仿真(逻辑模拟、定时分析和故障仿真)和自动布局与布线为核心的 EDA 产品，这一阶段的 EDA 已把三维图形技术、窗口技术、计算机操作系统、网络数据交换、数据库与进程管理等一系列计算机学科的最新成果引入电子设计，形成了 CAE—计算机辅助工程。也就是所谓的 EDA 技术中级阶段。其主要特征是具备了自动布局布线和电路的计算机仿真、分析和验证功能。其作用已不仅仅是辅助设计，而且可以代替人进行某种思维。CAE 这种以原理图为基础的 EDA 系统，虽然直观，且易于理解，但对复杂的电子设计很难达到要求，也不宜于设计的优化。所以，90 年代出现了以自动综合器和硬件描述语言为基础，全面支持电子设计自动化的 ESDA(电子系统设计自动化)，即高级 EDA 阶段、也就是目前常说的 EDA。过去传统的电子系统电子产品的设计方法是采用自底而上(Bottom_Up)的程序，设计者先对系统结构分块，直接进行电路级的设计。这种设计方式使设计者不能预测下一阶段的问题，而且每一阶段是否存在问题，往往在系统整机调试时才确定，也很难通过局部电路的调整使整个系统达到既定的功能和指针，不能保证设计一举成功。EDA 技术高级阶段采用一种新的设计概念:自顶而下 (Top_Down)的设计程序和并行工程(Concurrent engineering )的设计方法，设计者的精力主要集中在所要电子产品的准确定义上，EDA 系统去完成电子产品的系统级至物理级的设计。此阶段 EDA 技术的主要特征是支持高级语言对系统进行描述，高层次综合(High Level Synthesis )理论得到了巨大的发展，可进行系统级的仿真和综合。图 1.1 给出了上述三个阶段的示意图。图 1.1 EDA 发展阶段示意图 3

兰州交通大学毕业设计（论文） 1.2 基于 EDA 的 FPGA/ CPLD 开发我国的电子设计技术发展到今天，将面临一次更大意义的突破，即 FPGA/CPLD ( Field Programmable Gate Array ，现场可编程门阵列 /Complex Programmable Logic Device，复杂可编程逻辑器件)在 EDA 基础上的广泛应用。从某种意义上说，新的电子系统运转的物理机制又将回到原来的纯数字电路结构，但却是一种更高层次的循环，它在更高层次上容纳了过去数字技术的优秀部分，对(Micro Chip Unit ) MCU 系统是一种扬弃，在电子设计的技术操作和系统构成的整体上发生了质的飞跃。如果说 MCU 在逻辑的实现上是无限的话，那么 FPGA/CPLD 不但包括了 MCU 这一特点，而且可以触及硅片电路线度的物理极限，并兼有串、并行工作方式，高速、高可靠性以及宽口径适用性等诸多方面的特点。不但如此，随着 EDA 技术的发展和 FPGA/CPLD 在深亚微米领域的进军，它们与 MCU, MPU, DSP, A/D, D/A, RAM 和 ROM 等独立器件间的物理与功能界限已日趋模糊。特别是软/硬 IP 芯核(知识产权芯核;Intelligence Property Core，一种已注册产权的电路设计)产业的迅猛发展，嵌入式通用及标准 FPGA 器件的呼之欲出，片上系统(SOC)已经近在咫尺。FPGA/CPLD 以其不可替代的地位及伴随而来的极具知识经济特征的 IP 芯核产业的崛起，正越来越受到业内人士的密切关注。 1.2.1FPGA/CPLD 简介 FPGA 和 CPLD 都是高密度现场可编程逻辑芯片，都能够将大量的逻辑功能集成于一个单片集成电路中，其集成度已发展到现在的几百万门。复杂可编程逻辑器件 CPLD 是由 PAL ( Programmable Array Logic，可编程数组逻辑)或GAL ( Generic Array Logic，通用数组逻辑)发展而来的。它采用全局金属互连导线，因而具有较大的延时可预测性，易于控制时序逻辑;但功耗比较大。现场可编程门阵列(FPGA)是由掩膜可编程门阵列 (MPGA)和可编程逻辑器件二者演变而来的，并将它们的特性结合在一起，因此 FPGA 既有门阵列的高逻辑密度和通用性，又有可编程逻辑器件的用户可编程特性。FPGA 通常由布线资源分隔的可编程逻辑单元(或宏单元)构成数组，又由可编程 I/O 单元围绕数组构成整个芯片。其内部资源是分段互联的，因而延时不可预测，只有编程完毕后才能实际测量。 CPLD 和 FPGA 建立内部可编程逻辑连接关系的编程技术有三种:基于反熔丝技术的器件只允许对器件编程一次，编程后不能修改。其优点是集成度、工作频率和可靠性都很高，适用于电磁辐射干扰较强的恶劣环境。基于 EEPROM 内存技术的可编程逻辑芯片能够重复编程 100 次以上，系统掉电后编程信息也不会丢失。编程方法分为在编程器 4

分享到：

赞收藏

资料库

基于FPGA的等精度频率计的设计.doc

相关推荐

课程资源

热门标签

最新资料