http://www.paper.edu.cn 短波接收机中数字 AGC 的 FPGA 设计与实现 谢金娟 陈永泰 武汉理工大学信息工程学院,武汉(430070) E-mail:whxjj0306@163.com 摘 要:根据短波接收机对自动增益控制(AGC)电路的增益调节范围的要求，本文从 AGC 的 基本原理和实现方法出发，给出一种前馈式数字 AGC 算法。讨论了该算法的设计结构和各 个参数的设置方法，并给出了用 FPGA 实现该算法的技巧。仿真结果表明，该算法使复杂的 数字式 AGC 可以很容易的实现，并且节省了硬件资源。 关键词:短波接收机，数字 AGC，动态范围，FPGA 中图分类号：TN702 1. 引 言 短波通信多年来被广泛的应用于政府、军事、外交、气象等部门，用以传递语音、文字、 图像数据等信息。然而，卫星通信的出现，由于它较短波通信能为用户提供宽得多的频带以 及稳定的高质量通信线路，从而导致许多人认为短波通信已经过时。实际上，不是所有的用 户都需要高速传输数据，而且在许多情况下，并不能为用户提供卫星通信线路，尤其是对军 事通信来说，卫星易被敌方摧毁[1]。而短波通信具有设备简单，通信方式灵活，不易“摧毁”， 发射功率小等特点，这些优点使人们重新对短波通信产生兴趣。短波接收机是短波通信的重 要组成部分，由于它所接收的信号电平在很大的范围内变化，因此自动增益控制(AGC)在接 收机中起着非常重要的作用，其性能的好坏直接影响着接收机是否能高稳定的接收。常用的 自动增益控制方法是模拟 AGC 或者数字模拟相结合的反馈环调节，它根据接收信号的强度 来调整前端放大器的增益，从而使输出信号幅度保持在一个较小的范围中变化。本文从 AGC 的基本原理出发，介绍一种前馈式数字 AGC 算法。 2. 自动增益控制 随着软件无线电的发展，接收机逐渐向数字化靠拢，从第一中频开始就进行 A/D 量化， 然后用数字信号处理器进行处理，因此采用数字式 AGC 比较合理，也很容易实现。在数字 接收机中，自动增益控制需要处理的问题、研究的途径、解决的方法同模拟接收机基本相似， 但也存在差异。第一、数字 AGC 也要求输出电平稳定以及过载保护，但信号经 A/D 转换器 数字化后，其增益衰减主要是通过采样数据的运算处理完成的。第二、模拟接收机主要关心 的问题是信号过载和外界环境对电路的影响，而数字接收机的主要问题则是 A/D 转换器的 过载。由于窄带中频滤波在 A/D 转换器后，因此带内的信号不再是设置接收机增益的主要 参考。 1 

http://www.paper.edu.cn 图 1 短波数字接收机系统框图 图 1 中采用了模拟和数字增益两级 AGC 控制，接收到的射频信号经低噪声放大、混频 后变为中频，其中低噪声放大器和中频放大器均是受 AGC1 电压控制的可控放大器，放大 后的中频信号经 A/D 采样后进入数字处理器，AGC1 的作用是使输入信号的峰峰值限制在 A/D 的最大允许电压范围之内，防止输入采样的 A/D 溢出。数字放大器的增益由软件 AGC2 控制，使输出的音频信号电平趋于恒定。 对数字接收机而言, 当输入信号在接收机的 ADC 动态范围内变动时,其数字 AGC 可以 使输出信号维持稳定,称其为内部 AGC。但当输入信号大于允许输入的最大 ADC 信号电平 时, 模拟射频前端放大级会出现饱和或过载失真, 内部 AGC 往往难于调节,这时必须从后至 前对模拟射频前端逐渐增大衰减,甚至关闭放大器,称之为外部 AGC。外部和内部 AGC 过程 都是动态的。内部 AGC 是小环，主要控制音频级的信号，外部 AGC 是大环，主要控制射 频级信号，外部 AGC 一般都受内部 AGC 的控制[2]。图 1 中的外部 AGC 采用反馈控制，内 部 AGC 采用前馈控制[3]。 图 2 前馈式数字 AGC 设计框图 本文设计的数字AGC算法采用前馈式结构，算法框图如图2所示。输入信号经过参数估 计后与参考值进行比较，通过查表得到增益值A(m)，为了使信号增益不产生剧烈的波动， 取得增益值后，通过低通滤波器得到增益因子G(m)，将增益因子与输入数据相乘，截取它 的高位输出。 (1) 参数 a m ( ) 的确定 在本算法中，可以使用当前的L个输入信号 ( ) x n 的幅度峰值、平均幅度或者平均功率值 进行参数估计来调整增益。 当 a m ( ) 为幅度峰值时： 2 

http://www.paper.edu.cn a m ( ) max{| = x L ( m ) |,| x L ( m 1 − ) |,...,| x L ( m 1 − − + L 1) |} 式 1 当 a m ( ) 为平均幅度时： a m ( ) = 当 a m ( ) a m ( ) = [| x L ( m ) |,...,| x L ( m 1 − 1 − − + L 1) |] 式 2 ) |,| x L ( m 1 L 为平均功率时： 1 L [| x L ( m ) | ,| 2 x L ( m 1 − 2 ) | ,...,| x L ( m 1 − − + L 1) | ] 2 式 3 式中 L 为窗口长度，应该在实际应用中选取最合适的值[4]。 (2) 增益表 由于 AGC 在增益调整过程中需要进行浮点除法运算，而直接实现这样的运算需要使用 大量的硬件资源，而且处理速度相对较慢，因此这里提出了使用查找表对除法运算进行简化 的方法，来降低工程实现的难度[5]。 (3) 滤波器的设置 滤波器可以描述为： G n ( ) = α G n ( 1) − + β A n ( ) 式 4 G n 其中参数α和β分别表示前次增益因子 ( )− 和新计算的增益值 ( )A n 在新增益因 1 子 ( )G n 中的权重，且满足 α β+ = 。取 1 0.9α= ， 0.1β= 加大 (G n 1)− 的权重，防止增 益产生剧烈的波动。 3. AGC的FPGA设计与实现 由框图 2 可知，整个数字 AGC 可分为四个功能模块：参量估计模块、增益计算模块、 滤波器模块和幅度调节模块。参量估计模块中，采用平均幅度来进行参数估计，根据实际需 要，我们取 L = 2n ，这样在取平均值时，我们可以直接截掉累加器的低 n 位，不使用除法 器，从而节省资源。在查找表时，用参量估计模块的输出作为查找表的地址，得出不同的输 入信号所对应的增益因子 ( )G n 。由于计算除法时小数部分的位数对增益的调整精度有直接 的影响，所以在写查找表时需保留一定长度的小数位。在取参数 α和 β时，我们使 α= p / 2 m qβ =, / 2 m ，且 p q + = 2m ，以便于硬件实现[6]。 下面我们用 ALTERA 公司的 CYCLONE II 进行仿真验证该算法，仿真时我们设中频信 号的采样率为 2MHz，输入为 8 位，输出数据为 10 位，AGC 输出的参考值为 128， ，162L = 3 

滤波器的参数设置为 = α 3/ 4 , β = 1/ 4 。仿真结果如图 3 所示： http://www.paper.edu.cn 图 3 系统仿真结果 4. 结论 本文给出了一种前馈式数字 AGC 算法，并采用查表法代替传统的除法计算，由仿真结 果可以看出，输出数据趋近于 128，共占用了 682 个逻辑单元，这表明改算法具有优良的性 能，并且节省了硬件资源。 参考文献 [1] 沈琪琪, 朱德生．短波通信[M]．西安：西安电子科技大学出版社，2001． [2] 章力民．AGC 技术在短波数字接信机中的应用[J]．舰船电子工程，2008，第 8 期：71-76． [3] 崔嵬，吴嗣亮．一种新的数字接收机 AGC 电路[J]．电子与信息学报，2008，第 30 卷第 8 期：2025-2028． [4] 孔媛媛．电力线载波通信中的自动增益控制技术[J]．电力系统通信，2007，第 175 期：41-43． [5] 陈建军，曾祥华，李峥嵘，等．电子对抗环境下 AGC 设计与实现[J]．电光与控制，2008，第 15 卷第 1 期：76-80． [6] (美)Uwe Meyer-Baese．数字信号处理的 FPGA 实现[M]．刘凌译．北京：清华大学出版社，2006． FPGA Design and Realization of Digital AGC of Short-wave Receiver Jin-Juan Xie Yong-Tai Chen School of Information Engineering,Wuhan University of Technology, Wuhan (430070) Abstract On the basis of short-wave receiver automatic gain control (AGC) circuit of the gain adjustment range of requirements，this article proposed an AGC algorithm from the basic principles and realization of AGC to expand the dynamic range of short-wave receivers. Analyses the structure of this algorithm and all parameters of setting methods and points out the field programmable gate array ( FPGA) implementation techniques. The simulation results show that the complexity of the algorithm so that the digital AGC can be easily achieved, and savings of hardware resources. Keywords: short-wave receiver, digital AGC, dynamic range, FPGA 4