表 1. 器件总览
1 前言
2 说明
表 2. STM32F427xx和STM32F429xx的特性和外设数量(续)
2.1 系列之间的全兼容性
图 1. STM32F10xx/STM32F2xx/STM32F4xx兼容的电路板设计, 用于LQFP100封装
图 2. STM32F10xx/STM32F2xx/STM32F4xx兼容的电路板设计, 用于LQFP144封装
图 3. STM32F2xx和STM32F4xx兼容的电路板设计, 用于LQFP176和UFBGA176封装
图 4. STM32F427xx和STM32F429xx框图
3 功能概述
3.1 ARM® Cortex®-M4,配有FPU、嵌入式Flash、SRAM
3.2 自适应实时存储器加速器 (ART Accelerator™)
3.3 存储器保护单元
3.4 嵌入式 Flash
3.5 CRC(循环冗余校验)计算单元
3.6 片内 RAM
3.7 Multi-AHB总线矩阵
图 5. STM32F427xx和STM32F429xx Multi-AHB矩阵
3.8 DMA 控制器 (DMA)
3.9 可变存储控制器 (FMC)
3.10 LCD-TFT控制器(仅STM32F429xx可用)
3.11 Chrom-ART Accelerator™ (DMA2D)
3.12 嵌套向量中断控制器 (NVIC)
3.13 外部中断/事件控制器 (EXTI)
3.14 时钟和启动
3.15 自举模式
3.16 电源方案
3.17 电源监控器
3.17.1 内部复位ON
3.17.2 内部复位OFF
图 6. 电源监控器与内部复位OFF的互连
图 7. PDR_ON控制内部复位OFF
3.18 调压器
3.18.1 调压器ON
表 3. 调压器配置模式与器件工作模式
3.18.2 调压器OFF
图 8. 调压器OFF
图 9. 在调压器OFF时启动:VDD斜率慢 - 当VCAP_1/VCAP_2 稳定后,发生掉电复位
图 10. 在调压器OFF模式时启动:VDD斜率快 - 在VCAP_1/VCAP_2 稳定前,发生掉电复位
3.18.3 调压器ON/OFF及内部复位ON/OFF的可用性
表 4. 调压器ON/OFF及内部复位ON/OFF的可用性
3.19 实时时钟(RTC)、备份SRAM、备份寄存器
3.20 低功耗模式
表 5. 停止模式下的调压器模式
3.21 VBAT 运算
3.22 定时器和看门狗
表 6. 定时器的特性比较
3.22.1 高级控制定时器(TIM1,TIM8)
3.22.2 通用定时器 (TIMx)
3.22.3 基本定时器 TIM6 和 TIM7
3.22.4 独立看门狗
3.22.5 窗口看门狗
3.22.6 SysTick 定时器
3.23 内部集成电路接口(I2C)
表 7. I2C模拟和数字滤波器的比较
3.24 通用同步/异步收发器 (USART)
表 8. USART的特性比较
3.25 串行外设接口 (SPI)
3.26 内部集成音频 (I2S)
3.27 串行音频接口 (SAI1)
3.28 音频PLL(PLLI2S)
3.29 音频和LCD PLL(PLLSAI)
3.30 安全数字输入/输出接口 (SDIO)
3.31 支持专用DMA和IEEE 1588的以太网MAC接口
3.32 控制器区域网络 (bxCAN)
3.33 通用串行总线on-the-go全速(OTG_FS)
3.34 通用串行总线on-the-go高速(OTG_HS)
3.35 数字摄像头接口 (DCMI)
3.36 随机数发生器 (RNG)
3.37 通用输入/输出(GPIO)
3.38 模数转换器(ADC)
3.39 温度传感器
3.40 数模转换器 (DAC)
3.41 串行线 JTAG 调试端口 (SWJ-DP)
3.42 嵌入式跟踪宏单元™
4 引脚排列和引脚说明
图 11. STM32F42x LQFP100 引脚排列
图 12. STM32F42x WLCSP143 焊球布局
图 13. STM32F42x LQFP144 引脚排列
图 14. STM32F42x LQFP176 引脚排列
图 15. STM32F42x LQFP208 引脚排列
图 16. STM32F42x UFBGA169 焊球布局
图 17. STM32F42x UFBGA176 焊球布局
图 18. STM32F42x TFBGA216 焊球布局
表 9. 引脚排列表中使用的图例/缩略语
表 10. STM32F427xx和STM32F429xx引脚和焊球定义(续)
表 11. FMC 引脚定义(续)
表 12. STM32F427xx和STM32F429xx复用功能映射(续)
5 存储器映射
图 19. 存储器映射
表 13. STM32F427xx 和 STM32F429xx 寄存器边界地址(续)
6 电气特性
6.1 参数条件
6.1.1 最小值和最大值
6.1.2 典型值
6.1.3 典型曲线
6.1.4 负载电容
6.1.5 引脚输入电压
图 20. 引脚负载条件
图 21. 引脚输入电压
6.1.6 电源方案
图 22. 电源方案
6.1.7 电流消耗测量
图 23. 电流消耗测量方案
6.2 绝对最大额定值
表 14. 电压特性
表 15. 电流特性
表 16. 热特性
6.3 工作条件
6.3.1 通用工作条件
表 17. 通用工作条件
表 18. 不同工作供电电压范围的限制
6.3.2 VCAP1/VCAP2外部电容
图 24. 外部电容CEXT
表 19. VCAP1/VCAP2工作条件
6.3.3 上电/掉电时的工作条件(稳压器开)
表 20. 上电/掉电时的工作条件(稳压器开)
6.3.4 上电/掉电时的工作条件(稳压器关)
表 21. 上电/掉电时的工作条件(稳压器关)
6.3.5 复位和电源控制模块特性
表 22. 复位和电源控制模块特性
6.3.6 超载切换特性
表 23. 超载切换特性
6.3.7 供电电流特性
表 24. 运行模式的典型和最大电流消耗,数据处理代码 从Flash(启用除预取之外的ART加速器)或RAM运行
表 25. 运行模式的典型和最大电流消耗,数据处理代码 从Flash(禁止ART加速器)运行
表 26. 睡眠模式的典型和最大电流消耗
表 27. 停止模式的典型和最大电流消耗
表 28. 待机模式的典型和最大电流消耗
表 29. VBAT模式的典型和最大电流消耗
图 25. 典型的VBAT电流消耗(LSE和RTC ON/备份RAM OFF)
图 26. 典型的VBAT电流消耗(LSE和RTC ON/备份RAM ON)
表 30. 运行模式的典型电流消耗,数据处理代码 从Flash或RAM运行,调压器ON(启用除预取之外的ART加速器),VDD=1.7 V
表 31. 运行模式下的典型电流消耗,数据处理代码 从 Flash 运行,调压器OFF(启用除预取之外的ART加速器)
表 32. 睡眠模式,调压器ON,VDD=1.7 V的典型电流消耗
表 33. 睡眠模式,调压器OFF的典型电流消耗
表 34. 切换输出I/O电流消耗
表 35. 外设电流消耗
6.3.8 低功耗模式唤醒时序
表 36. 低功耗模式唤醒时间
6.3.9 外部时钟源特性
表 37. 高速外部用户时钟特性
表 38. 低速外部用户时钟特性
图 27. 高速外部时钟源的交流时序图
图 28. 低速外部时钟源的交流时序图
表 39. HSE 4-26 MHz 振荡器特性
图 29. 采用 8 MHz 晶振的典型应用
表 40. LSE 振荡器特性 (fLSE = 32.768 kHz)
图 30. 采用 32.768 kHz 晶振的典型应用
6.3.10 内部时钟源特性
图 31. LACCHSI与温度
表 41. HSI 振荡器特性
表 42. LSI 振荡器特性
图 32. ACCLSI与温度
6.3.11 PLL 特性
表 43. 主PLL特性
表 44. PLLI2S(音频PLL)特性
表 45. PLLISAI(音频和LCD-TFT PLL)特性
6.3.12 PLL扩频时钟生成(SSCG)特性
表 46. SSCG参数约束
图 33. 中央扩频模式的PLL输出时钟波形
图 34. 下扩频模式的PLL输出时钟波形
6.3.13 存储器特性
表 47. Flash 特性
表 48. Flash编程
表 49. 带有VPP的Flash编程
表 50. Flash 可擦写次数和数据保存期限
6.3.14 EMC 特性
表 51. EMS 特性
表 52. EMI 特性
6.3.15 绝对最大额定值(电气敏感性)
表 53. ESD 绝对最大额定值
表 54. 电气敏感性
6.3.16 I/O 电流注入特性
表 55. I/O 电流注入敏感性
6.3.17 I/O 端口特性
表 56. I/O 静态特性
图 35. FT I/O输入特性
表 57. 输出电压特性
表 58. I/O 交流特性
图 36. I/O 交流特性定义
6.3.18 NRST 引脚特性
表 59. NRST 引脚特性
图 37. 推荐的 NRST 引脚保护
6.3.19 TIM 定时器特性
表 60. TIMx 特性
6.3.20 通信接口
表 61. I2C 特性
图 38. I2C 总线交流波形和测量电路
表 62. SCL 频率(fPCLK1= 42 MHz.,VDD = VDD_I2C = 3.3 V)
表 63. SPI动态特性(续)
图 39. SPI 时序图 – 从模式且 CPHA = 0
图 40. SPI 时序图 – 从模式且 CPHA = 1(1)
图 41. SPI 时序图 – 主模式 (1)
表 64. I2S 动态特性
图 42. I2S 从模式时序图(Philips 协议)(1)
图 43. I2S 从模式时序图(Philips 协议)(1)
表 65. SAI 特性
图 44. SAI主时序波形
图 45. SAI从时序波形
表 66. USB OTG全速启动时间
表 67. USB OTG全速直流电气特性
图 46. USB OTG全速时序:数据信号上升时间和下降时间的定义
表 68. USB OTG全速电气特性
表 69. USB HS 直流电气特性
表 70. USB HS时钟时序参数
图 47. ULPI时序图
表 71. 动态特性:USB ULPI
表 72. 以太网直流电气特性
图 48. 以太网SMI时序图
表 73. 动态特性:SMI的以太网MAC信号
图 49. 以太网RMII时序图
表 74. 动态特性:RMII的以太网MAC信号
图 50. 以太网MII时序图
表 75. 动态特性:MII的以太网MAC信号
6.3.21 12 位 ADC 特性
表 76. ADC 特性(续)
表 77. fADC = 18 MHz时的ADC静态精度
表 78. fADC = 30 MHz时的ADC静态精度
表 79. fADC = 36 MHz时的ADC静态精度
表 80. fADC = 18 MHz时的ADC动态精度 - 有限测试条件
表 81. fADC = 36 MHz时的ADC动态精度 - 有限测试条件
图 51. ADC 精度特性
图 52. 使用 ADC 的典型连接图
图 53. 电源和参考电源去耦(VREF+ 未连接到 VDDA)
图 54. 电源和参考电源去耦(VREF+ 连接到 VDDA)
6.3.22 温度传感器特性
表 82. 温度传感器特性
表 83. 温度传感器校准值
6.3.23 VBAT监控特性
表 84. VBAT监控特性
6.3.24 参考电压
表 85. 内部参考电压(续)
表 86. 内部参考电压校准值
6.3.25 DAC 电气特性
表 87. DAC 特性(续)
图 55. 12 位缓冲/非缓冲 DAC
6.3.26 FMC 特性
图 56. 异步非复用 SRAM/PSRAM/NOR 读操作波形
表 88. 异步非复用 SRAM/PSRAM/NOR - 读时序(续)
表 89. 异步非复用 SRAM/PSRAM/NOR 读操作 - NWAIT时序
图 57. 异步非复用 SRAM/PSRAM/NOR 写操作波形
表 90. 异步非复用 SRAM/PSRAM/NOR 写操作时序
表 91. 异步非复用 SRAM/PSRAM/NOR 写操作 - NWAIT时序
图 58. 异步复用 PSRAM/NOR 读操作波形
表 92. 异步复用 PSRAM/NOR 读操作时序
表 93. 异步复用PSRAM/NOR读-NWAIT时序
图 59. 异步复用 PSRAM/NOR 写操作波形
表 94. 异步复用 PSRAM/NOR 写操作时序(续)
表 95. 异步复用PSRAM/NOR写-NWAIT时序
图 60. 同步复用 NOR/PSRAM 读操作时序
表 96. 同步复用 NOR/PSRAM 读操作时序
图 61. 同步复用 PSRAM 写操作时序
表 97. 同步复用 PSRAM 写操作时序
图 62. 同步非复用 NOR/PSRAM 读操作时序
表 98. 同步非复用 NOR/PSRAM 读操作时序
图 63. 同步非复用 PSRAM 写操作时序
表 99. 同步非复用 PSRAM 写操作时序
图 64. PC 卡/CF 卡控制器的通用存储器读访问波形
图 65. PC 卡/CF 卡控制器的通用存储器写访问波形
图 66. PC 卡/CF 卡控制器的波形 - 属性存储器 读访问
图 67. PC 卡/CF 卡控制器的波形 - 属性存储器 写访问
图 68. PC 卡/CF 卡控制器的 I/O 空间读访问波形
图 69. PC 卡/CF 卡控制器的 I/O 空间写访问波形
表 100. PC 卡/CF 读写周期的开关特性 - 在属性/通用空间中
表 101. PC 卡/CF 读写周期的开关特性 - 在 I/O 空间中
图 70. NAND 控制器的读访问波形
图 71. NAND 控制器的写访问波形
图 72. NAND 控制器的通用存储器读访问波形
图 73. NAND 控制器的通用存储器写访问波形
表 102. NAND Flash 读周期的开关特性
表 103. NAND Flash 写周期的开关特性
图 74. SDRAM 读访问波形(CL = 1)
表 104. SDRAM读时序
表 105. LPSDR SDRAM读时序
图 75. SDRAM写访问波形
表 106. SDRAM写时序
表 107. LPSDR SDRAM写时序
6.3.27 摄像头接口(DCMI)时序规范
表 108. DCMI 特性
图 76. DCMI时序图
6.3.28 LCD-TFT 控制器 (LTDC) 特性
表 109. LTDC 特性
图 77. LCD-TFT水平时序图
图 78. LCD-TFT垂直时序图
6.3.29 SD/SDIO MMC 卡主机接口 (SDIO) 特性
图 79. SDIO 高速模式
图 80. SD 默认模式
表 110. 动态特性:SD / MMC特性
6.3.30 RTC 特性
表 111. RTC 特性
7 封装特性
7.1 封装机械数据
图 81. LQFP100,14 × 14 mm 100 引脚薄型正方扁平封装图
表112. LQPF100,14 × 14 mm,100 引脚薄型正方扁平封装机械数据
图 82. LQPF100 建议封装图
图 83. LQFP100标记(封装顶视图)
图 84. WLCSP143,0.4 mm脚间距晶元级芯片尺寸封装图
表113. WLCSP143,0.4 mm脚间距晶元级芯片尺寸封装机械数据
图 85. WLCSP143标记(封装顶视图)
图 86. LQFP144,20 × 20 mm,144 引脚薄型正方扁平封装图
表114. LQFP144,20 × 20 mm,144 引脚薄型正方扁平封装 机械数据(续)
图 87. LQFP144 建议封装图
图 88. LQFP144标记(封装顶视图)
图 89. LQFP176,24 × 24 mm,176 引脚薄型正方扁平封装图
表115. LQFP176,24 × 24 mm,176 引脚薄型正方扁平封装 机械数据(续)
图 90. LQFP176 建议封装图
图 91. LQFP176标记(封装顶视图)
图 92. LQFP208,28 × 28 mm,208 引脚薄型正方扁平封装图
表116. LQFP208,28 × 28 mm,208 引脚薄型正方扁平封装 机械数据(续)
图 93. LQFP208 建议封装图
图 94. LQFP208标记(封装顶视图)
图 95. UFBGA169 - 超薄紧密排列焊球阵列7 × 7 mm,0.6 mm, 封装图
表117. UFBGA169 - 超薄紧密排列焊球阵列7 × 7 × 0.6 mm 机械数据
图 96. UFBGA169标记(封装顶视图)
图 97. UFBGA176+25 - 超薄紧密排列焊球阵列10 × 10 × 0.6 mm, 封装图
表118. UFBGA176+25 - 超薄紧密排列焊球阵列10 × 10 × 0.6 mm 机械数据
图 98. UFBGA176+25标记(封装顶视图)
图 99. TFBGA216 - 薄型紧密排列焊球阵列13 × 13 × 0.8mm, 封装图
表119. TFBGA216 - 薄型紧密排列焊球阵列13 × 13 × 0.8mm 封装机械数据
图 100. TFBGA176标记(封装顶视图)
7.2 热特性
表120. 封装热特性
8 部件编号
表121. 订货代码
附件 A 当使用内部复位OFF时的建议
A.1 工作条件
表122. 不同工作供电电压范围的限制
附件 B 应用框图
B.1 USB OTG全速(FS)接口解决方案
图 101. USB控制器配置为仅外设,用于全速模式
图 102. USB控制器配置为仅主机,用于全速模式
图 103. USB控制器配置为双模,用于全速模式
B.2 USB OTG高速(HS)接口解决方案
图 104. USB控制器配置为外设、主机、双模,用于高速模式
B.3 以太网接口解决方案
图 105. MII模式,使用25 MHz晶振
图 106. 带有50 MHz振荡器的RMII
图 107. 带有25 MHz晶振的RMII和带有PLL的PHY
9 修订历史
表 123. 文档修订历史