logo资料库

软件设计师考试试题分类精解(希赛最新pdf版合集).pdf

第1页 / 共770页
第2页 / 共770页
第3页 / 共770页
第4页 / 共770页
第5页 / 共770页
第6页 / 共770页
第7页 / 共770页
第8页 / 共770页
资料共770页,剩余部分请下载后查看
软件设计师考试试题分类精解(2018版) 第 1 章:计算机组成与体系结构 作者:希赛软考学院 来源:希赛软考学院 2017年年11⽉月21⽇日 试题1(2017年年下半年年试题1) 在程序的执⾏行行过程中,Cache与主存的地址映射是由( )完成的。 (1)A.操作系统 B.程序员调度 C.硬件⾃自动 D.⽤用户软件 试题分析 在程序的执⾏行行过程中,Cache与主存的地址映射是由硬件⾃自动完成的。 试题答案 (1)C 本书简介 下⼀一节 第 1 章:计算机组成与体系结构 作者:希赛软考学院 来源:希赛软考学院 2017年年11⽉月21⽇日 试题2(2017年年下半年年试题2) 某四级指令流⽔水线分别完成取指、取数、运算、保存结果四步操作。若完成上述操作的时间依次为 8ns、9ns、 4ns、8ns,则该流⽔水线的操作周期应⾄至少为( )ns 。 (2)A.4 B.8 C.9 D.33 试题分析 流⽔水周期为9ns。 试题答案 (2)C 上⼀一节 本书简介 下⼀一节 第 1 章:计算机组成与体系结构 作者:希赛软考学院 来源:希赛软考学院 2017年年11⽉月21⽇日 试题3(2017年年下半年年试题3) 内存按字节编址。若⽤用存储容量量为32Kx8bit的存储器器芯⽚片构成地址从A0000H到DFFFFH的内存,则 ⾄至少需要( )⽚片芯⽚片。
(3)A.4 B.8 C.16 D.32 试题分析 DFFFFH – A0000H + 1 = 40000H=2^18B, 32KB=2^5*2^10B=2^15B, 2^18B/2^15B=2^3=8⽚片。 试题答案 (3)B 版权⽅方授权希赛⽹网发布,侵权必究 上⼀一节 本书简介 下⼀一节 第 1 章:计算机组成与体系结构 作者:希赛软考学院 来源:希赛软考学院 2017年年11⽉月21⽇日 试题4(2017年年下半年年试题4) 计算机系统的主存主要是由( )构成的。 (4)A.DRAM B.SRAM C.Cache D.EEPROM 试题分析 DRAM:动态随机存取存储器器; SRAM: 静态随机存取存储器器; Cache: ⾼高速缓存; EEPROM: 电可擦可 编程只读存储器器。 试题答案 (4)A 上⼀一节 本书简介 下⼀一节 第 1 章:计算机组成与体系结构 作者:希赛软考学院 来源:希赛软考学院 2017年年11⽉月21⽇日 试题5(2017年年下半年年试题5) 以下关于海海明码的叙述中,正确的是( )。 (5)A.海海明码利利⽤用奇偶性进⾏行行检错和纠错 B.海海明码的码距为 1 C.海海明码可以检错但不不能纠错 D.海海明码中数据位的⻓长度与校验位的⻓长度必须相同 试题分析 海海明码既可检错⼜又可纠错。 试题答案 (5)A
上⼀一节 本书简介 下⼀一节 第 1 章:计算机组成与体系结构 作者:希赛软考学院 来源:希赛软考学院 2017年年07⽉月05⽇日 试题6(2017年年上半年年试题1) CPU执⾏行行算术运算或者逻辑运算时,常将源操作数和结果暂存在( )中。 (1)A. 程序计数器器 (PC) B. 累加器器 (AC) C. 指令寄存器器 (IR) D. 地址寄存器器 (AR) 试题分析 本题考查计算机组成原理理中的CPU构成。 答案应该是累加寄存器器,⽤用来暂时存放算术逻辑运算部件ALU运算的结果信息。程序计数器器(PC) 是存放执⾏行行指令的地⽅方,计算之前就要⽤用到。指令寄存器器(IR)保存当前正在执⾏行行的⼀一条指令。地 址寄存器器(AR)⽤用来保存当前CPU所要访问的内存单元的地址。 试题答案 (1)B 版权⽅方授权希赛⽹网发布,侵权必究 上⼀一节 本书简介 下⼀一节 第 1 章:计算机组成与体系结构 作者:希赛软考学院 来源:希赛软考学院 2017年年07⽉月05⽇日 试题7(2017年年上半年年试题2) 要判断字⻓长为 16 位的整数 a 的低四位是否全为 0,则( )。 (2)A. 将 a 与0x000F进⾏行行"逻辑与"运算,然后判断运算结果是否等于0 B. 将 a 与0x000F进⾏行行"逻辑或"运算,然后判断运算结果是否等于F C. 将 a 与0x000F进⾏行行"逻辑异或"运算,然后判断运算结果是否等于0 D. 将 a 与 0x000F 进⾏行行"逻辑与"运算,然后判断运算结果是否等于F 试题分析 本题考查计算机组成原理理中数据运算基础知识。 在逻辑运算中,设A和B为两个逻辑变量量,当且仅当A和B的取值都为“真”时,A与B的值为“真”;否 则A与B的值为“假”。当且仅当A和B的取值都为“假”时,A或B的值为“假”;否则A或B的值为“真”。 当且仅当A、B的值不不同时,A异或B为“真”,否则A异或B为“假”。 对于16位⼆二进制整数a,其与 0000000000001111(即⼗十六进制数000F)进⾏行行逻辑与运算后,结果的⾼高12位都为0,低4位则保留留a的 低4位,因此,当a的低4位全为0时,上述逻辑与运算的结果等于0。
试题答案 (2)A 版权⽅方授权希赛⽹网发布,侵权必究 上⼀一节 本书简介 下⼀一节 第 1 章:计算机组成与体系结构 作者:希赛软考学院 来源:希赛软考学院 2017年年07⽉月05⽇日 试题8(2017年年上半年年试题3) 计算机系统中常⽤用的输⼊入/输出控制⽅方式有⽆无条件传送、中断、程序查询和 DMA⽅方式等。当采⽤用( )⽅方式时,不不需要 CPU 执⾏行行程序指令来传送数据。 (3)A.中断 B.程序查询 C.⽆无条件传送 D.DMA 试题分析 本题考查DMA⽅方式的特点。在计算机中,实现计算机与外部设备之间数据交换经常使⽤用的⽅方式有⽆无 条件传送、程序查询、中断和直接存储器器存取(DMA)。其中前三种都是通过CPU执⾏行行某⼀一段程序, 实现计算机内存与外设间的数据交换。只有DMA⽅方式下,CPU交出计算机系统总线的控制权,不不参 与内存与外设间的数据交换。⽽而DMA⽅方式⼯工作时,是在DMA控制硬件的控制下,实现内存与外设间 数据的直接传送,并不不需要CPU参与⼯工作。由于DMA⽅方式是在DMA控制器器硬件的控制下实现数据的 传送,不不需要CPU执⾏行行程序,故这种⽅方式传送的速度最快。 试题答案 (3)D 版权⽅方授权希赛⽹网发布,侵权必究 上⼀一节 本书简介 下⼀一节 第 1 章:计算机组成与体系结构 作者:希赛软考学院 来源:希赛软考学院 2017年年07⽉月05⽇日 试题9(2017年年上半年年试题4) 某系统由下图所示的冗余部件构成。若每个部件的千⼩小时可靠度都为 R ,则该系 统的千⼩小时可靠度 为( )。 (4)A.(1-R3)(1-R2) B.(1-(1-R)3)(1-(1-R)2)
C.(1-R3)+(1-R2) D.(1-(1-R)3)+(1-(1-R)2) 试题分析 本题考查系统可靠度的概念。 串串联部件的可靠度=各部件的可靠度的乘积。 并联部件的可靠度=1-部件失效率的乘积。 题⽬目中给出的系统是“先并后串串”。 此时先求出三个R并联可靠度为:1-(1-R)3 然后求出两个R并联可靠度为:1-(1-R)2 最终整个系统的可靠度是两者之积:(1-(1-R)3)*(1-(1-R)2)。 试题答案 (4)B 版权⽅方授权希赛⽹网发布,侵权必究 上⼀一节 本书简介 下⼀一节 第 1 章:计算机组成与体系结构 作者:希赛软考学院 来源:希赛软考学院 2017年年07⽉月05⽇日 试题10(2017年年上半年年试题5) ⼰己知数据信息为 16 位,最少应附加( )位校验位,才能实现海海明码纠错。 (5)A.3 B.4 C.5 D.6 试题分析 本题考查组成原理理中的海海明校验码。 只要是海海明码按合法的⽅方式编码,就能纠错。所以,本题实际上就是求海海明码中校验位的⻓长度。海海 明码中所需要的校验码位数,有这样的规定的:假设⽤用N表示添加了了校验码位后整个信息的⼆二进制位 数,⽤用K代表其中有效信息位数,r表示添加的校验码位,它们之间的关系应满⾜足:2r>=K+r+1=N。 本题中K=16,则要求2r>=16+r+1,根据计算可以得知r的最⼩小值为5。 试题答案 (5)C 版权⽅方授权希赛⽹网发布,侵权必究 上⼀一节 本书简介 下⼀一节 第 1 章:计算机组成与体系结构 作者:希赛软考学院 来源:希赛软考学院 2017年年07⽉月05⽇日 试题11(2017年年上半年年试题6)
以下关于Cache (⾼高速缓冲存储器器)的叙述中,不不正确的是( )。 (6)A. Cache 的设置扩⼤大了了主存的容量量 B. Cache 的内容是主存部分内容的拷⻉贝 C. Cache 的命中率并不不随其容量量增⼤大线性地提⾼高 D. Cache 位于主存与 CPU 之间 试题分析 本题考查计算机组成原理理中的⾼高速缓存基础知识。⾼高速缓存Cache有如下特点:它位于CPU和主存 之间,由硬件实现;容量量⼩小,⼀一般在⼏几KB到⼏几MB之间;速度⼀一般⽐比主存快5到10倍,由快速半导体 存储器器制成;其内容是主存内容的副本(所以Cache⽆无法扩⼤大主存的容量量),对程序员来说是透明 的;Cache既可存放程序⼜又可存放数据。 Cache存储器器⽤用来存放主存的部分拷⻉贝(副本)。控制部分的功能是:判断CPU要访问的信息是否 在Cache存储器器中,若在即为命中,若不不在则没有命中。命中时直接对 Cache存储器器寻址。未命中 时,若是读取操作,则从主存中读取数据,并按照确定的替换原则把该数据写⼊入Cache存储器器中: 若是写⼊入操作,则将数据写⼊入主存即可。 试题答案 (6)A 版权⽅方授权希赛⽹网发布,侵权必究 上⼀一节 本书简介 下⼀一节 第 1 章:计算机组成与体系结构 作者:希赛软考学院 来源:希赛软考学院 2017年年07⽉月05⽇日 试题12(2017年年上半年年试题23) 某⽂文件管理理系统在磁盘上建⽴立了了位示图(bitmap) ,记录磁盘的使⽤用情况。若计算机 系统的字⻓长为 32 位,磁盘的容量量为 300GB ,物理理块的⼤大⼩小为4MB ,那么位示图的⼤大⼩小需要( )个字。 (23)A.1200 B.2400 C.6400 D.9600 试题分析 由于磁盘容量量为300GB,物理理块⼤大⼩小4MB,所以共有300*1024/4=75*1024块物理理块,位示图⽤用每1 位表示1个磁盘块的使⽤用情况,1个字是32位,所以1个字可以表示32块物理理块使⽤用情况,那么需要 75*1024/32=2400个字表示使⽤用情况。 试题答案 (23)B 版权⽅方授权希赛⽹网发布,侵权必究
上⼀一节 本书简介 下⼀一节 第 1 章:计算机组成与体系结构 作者:希赛软考学院 来源:希赛软考学院 2017年年01⽉月10⽇日 试题13(2016年年下半年年试题1) 在程序运⾏行行过程中,CPU需要将指令从内存中取出并加以分析和执⾏行行。CPU依据( )来区分在内存 中以⼆二进制编码形式存放的指令和数据。 (1)A.指令周期的不不同阶段 B.指令和数据的寻址⽅方式 C.指令操作码的译码结果 D.指令和数据所在的存储单元 试题分析 指令和数据均存放在内存中,通常由PC(程序计数器器)提供存储单元地址取出的是指令,由指令地 址码部分提供存储单元地址取出的是数据。因此通过不不同的寻址⽅方式来区别指令和数据。 试题答案 (1)B 版权⽅方授权希赛⽹网发布,侵权必究 上⼀一节 本书简介 下⼀一节 第 1 章:计算机组成与体系结构 作者:希赛软考学院 来源:希赛软考学院 2017年年01⽉月10⽇日 试题14(2016年年下半年年试题2) 计算机在⼀一个指令周期的过程中,为从内存读取指令操作码,⾸首先要将( )的内容送到地址总线 上。 (2)A.指令寄存器器(IR) B.通⽤用寄存器器(GR) C.程序计数器器(PC) D.状态寄存器器(PSW) 试题分析 PC(程序计数器器)是⽤用于存放下⼀一条指令所在单元的地址。当执⾏行行⼀一条指令时,处理理器器⾸首先需要从 PC中取出指令在内存中的地址,通过地址总线寻址获取。 试题答案 (2)C 版权⽅方授权希赛⽹网发布,侵权必究 上⼀一节 本书简介 下⼀一节 第 1 章:计算机组成与体系结构 作者:希赛软考学院 来源:希赛软考学院 2017年年01⽉月10⽇日 试题15(2016年年下半年年试题3)
设16位浮点数,其中阶符1位、阶码值6位、数符1位、尾数8位。若阶码⽤用移码表示,尾数⽤用补码表 示,则该浮点数所能表示的数值范围是( )。 (3)A.-264 ~(1-2-8)264 B.-263~(1-2-8)263 C.-(1-2-8)264 ~(1-2-8)264 D.-(1-2-8)263 ~(1-2-8)263 试题分析 如果浮点数的阶码(包括1位阶符)⽤用R位的称码表示,尾数(包括1位数符)⽤用M位的补码表示,则浮点数 表示的数值范围如下。 试题答案 (3)B 版权⽅方授权希赛⽹网发布,侵权必究 上⼀一节 本书简介 下⼀一节 第 1 章:计算机组成与体系结构 作者:希赛软考学院 来源:希赛软考学院 2017年年01⽉月10⽇日 试题16(2016年年下半年年试题4) 已知数据信息为16位,最少应附加( )位校验位,以实现海海明码纠错。 (4)A.3 B.4 C.5 D.6 试题分析 海海明码的构造⽅方法是:在数据位之间插⼊入k个校验位,通过扩⼤大码距来实现检错和纠错。设数据位是 n位,校验位是k位,则n和k的必须满⾜足以下的关系。2K -1≥n+k 数据为16位时,⾄至少需要5位校验位。25 -1≥16+5 试题答案 (4)C 版权⽅方授权希赛⽹网发布,侵权必究 上⼀一节 本书简介 下⼀一节 第 1 章:计算机组成与体系结构 作者:希赛软考学院 来源:希赛软考学院 2017年年01⽉月10⽇日 试题17(2016年年下半年年试题5) 将⼀一条指令的执⾏行行过程分解为取指、分析和执⾏行行三步,按照流⽔水⽅方式执⾏行行,若取指时间t取指=4△t、
分享到:
收藏