硬件十万个为什么
—— DDR3的工作原理
杜盼
dzplay@qq.com
目录
DDR的片内结构
DDR的读写流程
DDR的基础命令
DDR的读写时序与参数
DDR的片内结构框图
上图是一片容量4Gb,数据位宽为8bit的DDR3 SDRAM的结
构图
DDR的片内结构说明
1. 控制器单元:包括输入命令解析,模式配置&控制部分;
2. 行地址选通单元:行激活通过此处操作;
3. Bank控制逻辑:行/列地址解码用到bank选通
4. 列地址选择单元,读写操作同时在打开列地址的时候送到1;
5. 内部存储阵列,此处分8个bank,已4g8bit的颗粒为例;每个
bank分65536行,128列,每个cell存储8*bl的数据宽度;
6. 读写数据缓存及接口驱动;dq数据在此变换位宽后内外交互;
7. 锁存与控制逻辑:刷新与预充电用到该模块。
目录
DDR的片内结构
DDR的读写流程
DDR的基础命令
DDR的读写时序与参数
DDR的操作
启动:上电->解复位->初始化->ZQCL-> LEVELING-
>IDLE(READY)
读:IDLE->行激活->读数据(1次或多次突发)->预充电-
>IDLE
写:IDLE->行激活->写数据(1次或多次突发)->预充电-
>IDLE
刷新:IDLE->REF->IDLE
自刷新的进入与退出:IDLE->SFR->IDLE
定期校正:IDLE->ZQCS->IDLE,一般外部温度或电压改变
时操作
动态更改配置:IDLE->MRS/MPR->IDLE
DDR的读操作(内部流程图)
DDR的读操作(步骤说明)
ddr发起一次读的过程包含一系列命令有:
1. 操作开始于Active命令——Active命令同时并发含带地址位,以选
择Bank和Row地址(BA0-BA2选择BANK、A0-A15选择
Row)。用于打开一个工作行。
2. 随后是一个Read命令——Read命令并发含带突发操作的起始
Column地址和bank号,打开对应gating的列;
3. 数据经过特定的延时(CL+AL,后面详细介绍);将数据传出IO;
4. 完成数据传出后,需将当前cache的数据刷回存储整列并关闭当前
工作行(携带命令和BA信息);【是否发布自动预充电命令(通过
A10)】