logo资料库

AD9959数据手册中文版.docx

第1页 / 共51页
第2页 / 共51页
第3页 / 共51页
第4页 / 共51页
第5页 / 共51页
第6页 / 共51页
第7页 / 共51页
第8页 / 共51页
资料共51页,剩余部分请下载后查看
AD9959 实现调频调幅调相的主要思路 AD9959 初始化(配置 io 口的模式 频率什么的)➡根据时序写 地址和写数据(查看芯片手册的模式部分的时序根据时序写入地址和 数据,地址由寄存器部分查看地址和功能)➡上层输入地址和需求 幅度和频率
正文 AD9959 操作理论 总述 AD9959 由四个直接数字合成器(DDS)内核组成,可在每个通 道上提供独立的频率,相位和幅度控制。这种灵活性可用于校正由于 模拟处理(例如滤波,放大或与 PCB 布局相关的不匹配)而导致的 信号之间的不平衡。 因为所有通道共享一个公共系统时钟,所以它们本质上是同步的。 支持多个设备的同步。 AD9959 最多可以对频率,相位或幅度(FSK,PSK,ASK)进行 16 级调制。通过将数据应用到配置文件引脚来执行调制。此外, AD9959 还支持频率,相位或幅度的线性扫描,适用于雷达和仪表等 应用。AD9959 串行 I / O 端口提供多种配置,以提供极大的灵活性。 串行 I / O 端口提供 SPI 兼容的操作模式,该模式实际上与早期的 Analog Devices,Inc. DDS 产品中的 SPI 操作相同。 四个数据引脚(SDIO_0 / SDIO_1 / SDIO_2 / SDIO_3)提供了灵 活性,它们允许四种可编程模式的串行 I / O 操作。 AD9959 采用先进的 DDS 技术,可提供低功耗和高性能。该器件 集成了四个集成的高速 10 位 DAC,具有出色的宽带和窄带 SFDR。 每个通道都有一个专用的 32 位频率调谐字,14 位相位偏移和一个 10 位输出比例乘法器。
DAC 输出以电源为基准,并且必须通过电阻或 AVDD 中心抽头 变压器端接到 AVDD。每个 DAC 都有自己的可编程基准,以使每个 通道具有不同的满量程电流。 DDS 用作高分辨率分频器,REFCLK 作为输入,而 DAC 提供输出。 REFCLK 输入源是所有通道共用的,可以直接驱动,也可以与集成的 REFCLK 乘法器(PLL)结合使用,最高可达 500 MSPS。 PLL 倍增系数可在 4 到 20 的范围内以整数步进行编程。 REFCLK 输入还具有一个振荡器电路,以支持外部晶体作为 REFCLK 源。 晶体必须在 20 MHz 和 30 MHz 之间。该晶体可与 REFCLK 乘法 器结合使用。 AD9959 采用节省空间的 56 引脚 LFCSP 封装。DDS 内核(AVDD 和 DVDD 引脚)由 1.8 V 电源供电。数字 I / O 接口(SPI)的工作电 压为 3.3 V,要求将 DVDD_I / O(引脚 49)连接到 3.3 V.AD9959 的 工业温度范围为−40°C 至+ 85°C DDS 芯片 AD9959 具有四个 DDS 内核,每个内核均由一个 32 位相位累加 器和相-幅度转换器组成。当相位累加器被计时并且相位增量值(频 率调谐字)大于 0 时,这些数字模块一起生成数字正弦波。相-幅值 转换器同时通过 cos(θ)将相位信息转换为幅度信息。 每个 DDS 通道的输出频率(fOUT)是每个相位累加器的翻转率 的函数。 下式给出了确切的关系:
其 中: fS 是 系统 时钟 速 率。 FTW 是 频率 调谐 字 ,并 且为 0≤FTW≤231。232 表示相位累加器容量。 因为所有四个通道共享一个 公共系统时钟,所以它们本质上是同步的。 DDS 核心架构还支持对输出信号进行相位偏移的功能,该功能由 通道相位偏移字(CPOW)执行。 CPOW 是一个 14 位寄存器,用于 存储相位偏移值。 该值被加到相位累加器的输出上,以补偿输出信 号的当前相位。 每个通道都有其自己的相位偏移字寄存器。 此功能 可用于将所有通道以彼此之间已知的相位关系放置。 相位偏移的确 切值由以下公式给出: 数字到模拟转换器(DAC) AD9959 内置四个 10 位电流输出 DAC(数模转换器)。 DAC 将 数字代码(幅度)转换为离散的模拟量。 可以将 DAC 电流输出当作 具有高输出阻抗(通常为 100kΩ)的电流源。 与许多 DAC 不同,这 些电流输出需要通过电阻或中心抽头变压器端接到 AVDD,以实现预 期的电流。 每个 DAC 具有互补的输出,可提供合并的满量程输出电 流(IOUT + IOUT 拔)。 输出始终吸收电流,并且它们的总和在任何 时间点都等于满量程电流。 满量程电流通过外部电阻(RSET)和“工 作模式”部分中讨论的可扩展 DAC 电流控制位来控制。 电阻 RSET 连
接在 DAC_RSET 引脚和模拟地(AGND)之间。 满量程电流与电阻 值成反比,如下所示: 组合 DAC 输出的最大满量程输出电流为 15 mA,但将输出限制 为 10 mA 可提供最佳的无杂散动态范围(SFDR)性能。 DAC 输出 电压合规范围为 AVDD + 0.5 V 至 AVDD-0.5V。超过该范围产生的电 压可能会引起过多的谐波失真。 应适当注意负载终端,以将输出电 压保持在其合格范围内。 超过此范围可能会损坏 DAC 输出电路。 工作模式 AD9959 可以同时执行多种模式组合(例如,单调,调制,线性 扫描)。但是,某些模式需要多个数据引脚,这可能会带来限制。下 列指南可帮助确定 AD9959 是否可以同时执行特定的模式组合。 通道约束准则 •可以同时在任何通道和任何组合上启用单音模式,两级调制模 式和线性扫描模式。
•任何一个或两个通道的任意组合都可以执行四级调制。其余通 道可以处于单音模式。 •任何通道都可以执行八级调制。其余三个通道可以处于单音模 式。 •任何通道都可以执行 16 级直接调制。其余三个通道可以处于单 音模式。 •RU / RD 功能可以在单音模式下的所有四个通道上使用。有关 RU / RD 功能的信息,请参见“输出幅度控制模式”部分。 •当配置文件引脚 P2 和配置文件引脚 P3 用于 RU / RD 时,任意 两个通道可以使用 RU / RD 执行两级调制,或者任意两个通道可以使 用 RU / RD 执行线性频率或相位扫描。其他两个通道可以处于单音模 式。 •当配置文件引脚 P3 用于 RU / RD 时,任何通道均可用于 RU / RD 的八级调制。其他三个通道可以处于单音模式。 •当 SDIO_1,SDIO_2 和 SDIO_3 引脚用于 RU / RD 时,任何一个 或两个通道,任何三个通道或所有四个通道都可以使用 RU / RD 执行 两级调制。不在两级调制中的任何通道都可以处于单音模式。 •当 SDIO_1,SDIO_2 和 SDIO_3 引脚用于 RU / RD 时,任何一个 或两个通道都可以使用 RU / RD 执行四级调制。未采用四级调制的任 何通道都可以处于单音模式。 •当 SDIO_1,SDIO_2 和 SDIO_3 引脚用于 RU / RD 时,任何通道 都可以使用 RU / RD 执行 16 级调制。其他三个通道可以处于单音模
分享到:
收藏