第1页 / 共10页
第2页 / 共10页
第3页 / 共10页
第4页 / 共10页
第5页 / 共10页
第6页 / 共10页
第7页 / 共10页
第8页 / 共10页
FPGA面试题目.doc
1. 什么是同步逻辑和异步逻辑？
同步时序逻辑电路的特点：各触发器的时钟端全部连接在一起，并接在系统时钟端，只有当时钟脉冲到来时，电路的状
态才能改变。改变后的状态将一直保持到下一个时钟脉冲的到来，此时无论外部输入 x 有无变化，状态表中的每个状
态都是稳定的。异步时序逻辑电路的特点：电路中除可以使用带时钟的触发器外，还可以使用不带时钟的触发器和延迟
元件作为存储元件，电路中没有统一的时钟，电路状态的改变由外部输入的变化直接引起。
同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系。
2.同步电路和异步电路的区别：
同步电路：存储电路中所有触发器的时钟输入端都接同一个时钟脉冲源，因而所有触发器的状态的变化都与所加的时钟
脉冲信号同步。异步电路：电路没有统一的时钟，有些触发器的时钟输入端与时钟脉冲源相连，这有这 些触发器的状态
变化与时钟脉冲同步，而其他的触发器的状态变化不与时钟脉冲同步。
3.时序设计的实质：
电路设计的难点在时序设计，时序设计的实质就是满足每一个触发器的建立/保持时间的而要求。
4.建立时间与保持时间的概念？
建立时间：触发器在时钟上升沿到来之前，其数据输入端的数据必须保持不变的时间。
保持时间：触发器在时钟上升沿到来之后，其数据输入端的数据必须保持不变的时间。
5.为什么触发器要满足建立时间和保持时间？
因为触发器内部数据的形成是需要一定的时间的，如果不满足建立和保持时间，触发器将进入亚稳态，进入亚稳态后触
发器的输出将不稳定，在 0 和 1 之间变化，这时需要 经过一个恢复时间，其输出才能稳定，但稳定后的值并不一定
是你的输入值。这就是为 什么要用两级触发器来同步异步输入信号。这样做可以防止由于异步输入信号对于本级 时钟
可能不满足建立保持时间而使本级触发器产生的亚稳态传播到后面逻辑中，导致亚 稳态的传播。（比较容易理解的方
式）换个方式理解：需要建立时间是因为触发器的 D 段像一个锁存器在接受数据，为了稳定的设置前级门的状态需要
一段稳定时间；需要保 持时间是因为在时钟沿到来之后，触发器要通过反馈来所存状态，从后级门传到前级门 需要时
间。
6.什么是亚稳态？为什么两级触发器可以防止亚稳态传播？
这也是一个异步电路同步化的问题，具体的可以参考《EDACN 技术月刊 20050401》。
亚稳态是指触发器无法在某个规定的时间段内到达一个可以确认的状态。使用两级触发器来使异步电路同步化的电路其
实叫做“一步同位器”，他只能用来对一位异步信号进 行同步。两级触发器可防止亚稳态传播的原理：假设第一级触发器
的输入不满足其建立 保持时间，它在第一个脉冲沿到来后输出的数据就为亚稳态，那么在下一个脉冲沿到来 之前，其
输出的亚稳态数据在一段恢复时间后必须稳定下来，而且稳定的数据必须满足 第二级触发器的建立时间，如果都满足
了，在下一个脉冲沿到来时，第二级触发器将不 会出现亚稳态，因为其输入端的数据满足其建立保持时间。同步器有
效的条件：第一级 触发器进入亚稳态后的恢复时间 + 第二级触发器的建立时间 < = 时钟周期。更确切地 说，输入
脉冲宽度必须大于同步时钟周期与第一级触发器所需的保持时间之和。最保险 的脉冲宽度是两倍同步时钟周期。 所以，
这样的同步电路对于从较慢的时钟域来的异 步信号进入较快的时钟域比较有效，对于进入一个较慢的时钟域，则没有
作用 。
7.系统最高速度计算（最快时钟频率）和流水线设计思想：
同步电路的速度是指同步系统时钟的速度，同步时钟愈快，电路处理数据的时间间隔越
短，电路在单位时间内处理的数据量就愈大。假设 Tco 是触发器的输入数据被时钟打 入到触发器到数据到达触发器输
出端的延时时间；Tdelay 是组合逻辑的延时；Tsetup 是 Ｄ触发器的建立时间。假设数据已被时钟打入 D 触发器，那
么数据到达第一个触发器 的Ｑ输出端需要的延时时间是 Tco，经过组合逻辑的延时时间为 Tdelay，然后到达第二 个触
发器的Ｄ端，要希望时钟能在第二个触发器再次被稳定地打入触发器，则时钟的延 迟必须大于 Tco＋Tdelay＋Tsetup，
也就是说最小的时钟周期 Tmin =Tco＋Tdelay＋ Tsetup，即最快的时钟频率 Fmax=1/Tmin。FPGA 开发软件也是通过
这种方法来计算系 统最高运行速度 Fmax。因为 Tco 和 Tsetup 是由具体的器件工艺决定的，故设计电路 时只能改变
组合逻辑的延迟时间 Tdelay，所以说缩短触发器间组合逻辑的延时时间是 提高同步电路速度的关键所在。由于一般同
步电路都大于一级锁存，而要使电路稳定工 作，时钟周期必须满足最大延时要求。故只有缩短最长延时路径，才能提
高电路的工作 频率。可以将较大的组合逻辑分解为较小的 N 块，通过适当的方法平均分配组合逻辑， 然后在中间插
入触发器，并和原触发器使用相同的时钟，就可以避免在两个触发器之间 出现过大的延时，消除速度瓶颈，这样可以
提高电路的工作频率。
这就是所谓”流水线”技术的基本设计思想，即原设计速度受限部分用一个时钟周期实 现，采用流水线技术插入触发器后，
可用 N 个时钟周期实现，因此系统的工作速度可 以加快，吞吐量加大。注意，流水线设计会在原数据通路上加入延时，
另外硬件面积也 会稍有增加。
8.时序约束的概念和基本策略？
时序约束主要包括周期约束，偏移约束，静态时序路径约束三种。通过附加时序约束可
以综合布线工具调整映射和布局布线，是设计达到时序要求。
附加时序约束的一般策略是先附加全局约束，然后对快速和慢速例外路径附加专门约
束。附加全局约束时，首先定义设计的所有时钟，对各时钟域内的同步元件进行分组， 对分组附加周期约束，然后对
FPGA/CPLD 输入输出 PAD 附加偏移约束、对全组合逻辑 的 PAD TOPAD 路径附加约束。附加专门约束时，首先约束
分组之间的路径，然后约束 快、慢速例外路径和多周期路径，以及其他特殊路径。
9.附加约束的作用？
作用：
1：提高设计的工作频率（减少了逻辑和布线延时）；
2：获得正确的时序分析报告；（静态时序分析工具以约束作为判断时序是否满足设计要 求的标准，因此要求设计者正
确输入约束，以便静态时序分析工具可以正确的输出时序 报告）
3：指定 FPGA/CPLD 的电气标准和引脚位置。
10.FPGA 设计工程师努力的方向：
SOPC，高速串行 I/O，低功耗，可靠性，可测试性和设计验证流程的优化等方面。随
着芯片工艺的提高，芯片容量、集成度都在增加，FPGA 设计也朝着高速、高度集成、 低功耗、高可靠性、高可测、可
验证性发展。芯片可测、可验证，正在成为复杂设计所 必备的条件，尽量在上板之前查出 bug，将发现 bug 的时间提
前，这也是一些公司花 大力气设计仿真平台的原因。另外随着单板功能的提高、成本的压力，低功耗也逐渐进 入 FPGA
设计者的考虑范围，完成相同的功能下，考虑如何能够使芯片的功耗最低， 据说 altera、xilinx 都在根据自己的芯片特
点整理如何降低功耗的文档。高速串行 IO 的 应用，也丰富了 FPGA 的应用范围，象 xilinx 的 v2pro 中的高速链路
也逐渐被应用。 总之，学无止境，当掌握一定概念、方法之后，就要开始考虑 FPGA 其它方面的问题 了。
11.对于多位的异步信号如何进行同步？
对以一位的异步信号可以使用“一位同步器进行同步”，而对于多位的异步信号，可以
采用如下方法：1：可以采用保持寄存器加握手信号的方法（多数据，控制，地址）；2： 特殊的具体应用电路结构,根
据应用的不同而不同 ；3：异步 FIFO。（最常用的缓存单 元是 DPRAM）
12.FPGA 和 CPLD 的区别？
FPGA 是可编程 ASIC。
ASIC:专用集成电路，它是面向专门用途的电路，专门为一个用户设计和制造的。根据
一个用户的特定要求，能以低研制成本，短、交货周期供货的全定制，半定制集成电路。与门阵列等其它 ASIC(Application
Specific IC)相比，它们又具有设计开发周期短、设计制 造成本低、开发工具先进、标准产品无需测试、质量稳定以及
可实时在线检验等优点。
CPLD FPGA 内部结构 Product－term Look－up Table 程序存储 内部 EEPROM SRAM，外挂 EEPROM 资源类型 组合电
路资源丰富 触发器资源丰富 集成度 低 高 使用场合 完成控制逻辑 能完成比较复杂的算法 速度 慢 快
13.锁存器（latch）和触发器（flip-flop）区别？
电平敏感的存储器件称为锁存器。可分为高电平锁存器和低电平锁存器，用于不同时钟
之间的信号同步。有交叉耦合的门构成的双稳态的存储原件称为触发器。分为上升沿触 发和下降沿触发。可以认为是
两个不同电平敏感的锁存器串连而成。前一个锁存器决定 了触发器的建立时间，后一个锁存器则决定了保持时间。
14. FPGA 芯片内有哪两种存储器资源？
FPGA 芯片内有两种存储器资源：一种叫 block ram,另一种是由 LUT 配置成的内部存储 器（也就是分布式 ram）。Block
ram 由一定数量固定大小的存储块构成的，使用 BLOCK RAM 资源不占用额外的逻辑资源，并且速度快。但是使用的时
候消耗的 BLOCK RAM 资 源是其块大小的整数倍。
15.什么是时钟抖动？
时钟抖动是指芯片的某一个给定点上时钟周期发生暂时性变化，也就是说时钟周期在不 同的周期上可能加长或缩短。它
是一个平均值为 0 的平均变量。
16.FPGA 设计中对时钟的使用？（例如分频等）
FPGA 芯片有固定的时钟路由，这些路由能有减少时钟抖动和偏差。需要对时钟进行相 位移动或变频的时候，一般不允
许对时钟进行逻辑操作，这样不仅会增加时钟的偏差和 抖动，还会使时钟带上毛刺。一般的处理方法是采用 FPGA 芯
片自带的时钟管理器如 PLL,DLL 或 DCM，或者把逻辑转换到触发器的 D 输入（这些也是对时钟逻辑操作的替 代方
案）。
17.FPGA 设计中如何实现同步时序电路的延时？
首先说说异步电路的延时实现：异步电路一半是通过加 buffer、两级与非门等（我还没
用过所以也不是很清楚），但这是不适合同步电路实现延时的。在同步电路中，对于比 较大的和特殊要求的延时，一
半通过高速时钟产生计数器，通过计数器来控制延时；对 于比较小的延时，可以通过触发器打一拍，不过这样只能延
迟一个时钟周期。
其他资源 － PLL、RAM 和乘法器等
保密性 可加密 一般不能保密
18.FPGA 中可以综合实现为 RAM/ROM/CAM 的三种资源及其注意事项？
三种资源：block ram;触发器（FF），查找表（LUT）；
注意事项：
1)在生成 RAM 等存储单元时，应该首选 block ram 资源；其原因有二：第
一：使用 block ram 等资源，可以节约更多的 FF 和 4-LUT 等底层可编程单元。使用 block ram 可以说是“不用白不
用”，是最大程度发挥器件效能，节约成本的一种体现； 第二：block ram 是一种可以配置的硬件结构，其可靠性和速
度与用 LUT 和 register 构 建的存储器更有优势。
2)弄清 FPGA 的硬件结构，合理使用 block ram 资源；
3)分析 block ram 容量，高效使用 block ram 资源；
4)分布式 ram 资源（distribute ram）
19.什么是”线与”逻辑,要实现它,在硬件特性上有什么具体要求?
线与逻辑是两个输出信号相连可以实现与的功能。在硬件上,要用 oc 门来实现,由于不 用 oc 门可能使灌电流过大,而烧
坏逻辑门. 同时在输出端口应加一个上拉电阻。Oc 门 就是集电极开路门。
20.什么是竞争与冒险现象?怎样判断?如何消除?
在组合电路中，某一输入变量经过不同途径传输后，到达电路中某一汇合点的时间有先
有后，这种现象称竞争；由于竞争而使电路输出发生瞬时错误的现象叫做冒险。（也就 是由于竞争产生的毛刺叫做冒
险）。判断方法：代数法（如果布尔式中有相反的信号则 可能产生竞争和冒险现象）；卡诺图：有两个相切的卡诺圈
并且相切处没有被其他卡诺 圈包围，就有可能出现竞争冒险；实验法：示波器观测；
解决方法：1：加滤波电路，消除毛刺的影响；2：加选通信号，避开毛刺；3：增加冗
余项消除逻辑冒险。
21.用 Verilog 设计一个 5 分频器。
5 分频，奇数分频都可以类似这么做,只需要改 div1 和 div2 的参数。div1 为奇数分频 除 2 的余数。采用上升延和下
降延分别触发不同波形，最后叠加的方式产生奇数分频。
module divfreq(clk, clk1x, rst, clk1xpose, clk1xnege, coutpose, coutnege);
input clk;
input rst;
output clk1x;
output clk1xpose;
output clk1xnege;
output[2:0] coutpose;
output[2:0] coutnege;
reg clk1xpose;
reg clk1xnege;
reg[2:0] coutpose;
reg[2:0] coutnege;
always@(negedge clk or negedge rst)
begin
if(!rst)
coutnege = 0;
else if(coutnege == div2)
coutnege = 0;
else
coutnege = coutnege + 1;
end
endmodule
22.用状态机检测序列为 11001101，输出为 1，否则输出为 0。
module machine_test2(clk,rst,din,dout);
input clk,rst;
input din;
output dout;
//11001101
parameter idle=0,
st0=1,
st1=2,
st2=3,
st3=4,
st4=5,
st5=6,
st6=7,
st7=8;
reg [3:0] current_state,next_state;
reg dout;
always @ (posedge clk or negedge rst)
begin
if(!rst)
current_state<=idle;
else
current_state<=next_state;
end
always @ (next_state or current_state or din or dout)
begin
case(current_state)
if(din)
idle:
else
next_state=st0;
next_state=idle;
st0:
if(din)
else
st1: if(!din)
else
st2: if(!din)
else
st3: if(din)
else
st4:
if(din)
else
next_state=st1;
next_state=idle;
next_state=st2;
next_state=st1;
next_state=st3;
next_state=st0;
next_state=st4;
next_state=idle;
next_state=st5;
next_state=idle;
st5:
if(!din)
next_state=st6;
next_state=st1;
next_state=st7;
next_state=st3;
next_state=st1;
else
st6:
if(din)
else
st7: if(din)
else
next_state=idle;
default: next_state=idle;
endcase
end
parameter div1 = 2 , div2 = 4; // div1 ＝ 5 / 2, div2 = 5 - 1
assign clk1x = clk1xpose | clk1xnege;
always@(posedge clk or negedge rst)
begin
if(!rst)
clk1xpose = 0;
else if(coutpose == div1)
clk1xpose = ~clk1xpose;
else if(coutpose == div2)
clk1xpose = ~clk1xpose;
else
end
clk1xpose = clk1xpose;
always @ (posedge clk)
begin
if(next_state==st7)
dout<=1’d1;
else
dout<=1’d0;
end
endmodule
23. IC 设计中同步复位与异步复位的区别
异步复位是不受时钟影响的，需要一个全局的信号来对整个芯片进行整体的复位，到一
个初始的确定状态。而同步复位需要在时钟沿来临的时候才会对整个系统进行复位。使 用 FPGA 设计时芯片的异步复
位必须要走全局网络。
异步复位最大的优点是, 数据通路就可以不依赖于时钟而确保清洁可控。然而, 异步复
位 STA (静态时序分析) 的复杂性要高于同步复位设计; 如果异步复位信号在触发器时 钟有效沿附近“释放”(复位信号
从有效变为无效) 的话, 可能会导致触发器输出的亚稳 态。
24. MOORE 与 MEELEY 状态机的特征
Moore 有限状态机输出只与当前状态有关，与输入信号的当前值无关。在时钟脉冲的 有效边沿作用后的有限个门延后，
输出达到稳定值。从时序上看，Moore 状态机属于 同步输出状态机。Moore 有限状态机最重要的特点就是将输入与输
出信号隔离开来。
Mealy 状态机的输出是现态和所有输入的函数，随输入变化而随时发生变化。从时序上
看，Mealy 状态机属于异步输出状态机，它不依赖于时钟。
25. 画状态机，并用 verilog 实现接受 1,2,5 分钱的卖报机，每份报纸 5 分钱。
module machine_125
(
input clk , input rst , input [2:0]din , //din[0]:1 分钱，din[1]:2 分钱，din[2]:5 分钱。
output [1:0]dout //dout[0]:输出报纸 1 份；dout[1]：找零 1 分钱。
);
parameter idle=0,
st1=1,
st2=2,
st3=3,
st4=4,
st5=5,
st6=6;
reg [2:0] current_state,next_state;
reg dout;
always @ (posedge clk or negedge rst)
begin
if(!rst)
current_state<=idle;
else
end
current_state<=next_state;
always @ (next_state or current_state or din or dout)
begin
case(current_state)
idle: if(din==3’b100)
next_state=st1;
else if(din==3’b010)
next_state=st2;
else if(din==3’b001)
next_state=st5;
else if(din==3’b000)
next_state=idle;
st1: if(din==3’b100)
next_state=st2;
else if(din==3’b010)
next_state=st3;
else if(din==3’b000)
next_state=st1;
st2:if(din==3’b100)
next_state=st3;
else if(din==3’b010)
next_state=st4;
else if(din==3’b000)
next_state=st2;
st3: if(din==3’b100)
next_state=st4;
else if(din==3’b010)
next_state=st5;
else if(din==3’b000)
next_state=st3;
st4: if(din==3’b100)
next_state=st5;
else if(din==3’b010)
next_state=st6;
else if(din==3’b000)
next_state=st4;
st5: if(din==3’b100)
next_state=st1;
else if(din==3’b010)
next_state=st2;
else if(din==3’b000)
next_state=idle;
st6: if(din==3’b100)
next_state=st2;
else if(din==3’b010)
next_state=st3;
else if(din==3’b000)
next_state=st1;
default:next_state=idle;
endcase
end
always @ (posedge clk)
begin
if(next_state==st5)
dout<=2’b10;
else if(next_state==st6)
dout<=2’b11;
else
dout<=2’b00;
end
endmodule
26. FPGA 的基本结构
目前主流 FPGA 都采用了基于 SRAM 工艺的查找表结构，LUT 本质上就是一个 RAM。
目前 FPGA 中多使用 4 输入的 LUT，所以每一个 LUT 可以看成一个有 4 位地址线的 RAM。
当用户通过原理图或 HDL 语言描述了一个逻辑电路以后，PLD/FPGA 开发软件会自动 计算逻辑电路的所有可能结果，
并把真值表（即结果）事先写入 RAM，这样，每输入 一个信号进行逻辑运算就等于输入一个地址进行查表，找出地址
对应的内容，然后输出 即可。
其组成部分主要有可编程输入/输出单元、基本可编程逻辑单元、嵌入式块 RAM、丰富
的布线资源、底层嵌入功能单元、内嵌专用硬核等。
相关推荐
2023年江西萍乡中考道德与法治真题及答案.doc
2012年重庆南川中考生物真题及答案.doc
2013年江西师范大学地理学综合及文艺理论基础考研真题.doc
2020年四川甘孜小升初语文真题及答案I卷.doc
2020年注册岩土工程师专业基础考试真题及答案.doc
2023-2024学年福建省厦门市九年级上学期数学月考试题及答案.doc
2021-2022学年辽宁省沈阳市大东区九年级上学期语文期末试题及答案.doc
2022-2023学年北京东城区初三第一学期物理期末试卷及答案.doc
2018上半年江西教师资格初中地理学科知识与教学能力真题及答案.doc
2012年河北国家公务员申论考试真题及答案-省级.doc
2020-2021学年江苏省扬州市江都区邵樊片九年级上学期数学第一次质量检测试题及答案.doc
2022下半年黑龙江教师资格证中学综合素质真题及答案.doc
