实验一(4 学时)
实验器材:实验箱,7400×2,7404×2,7486×2
认知实验(介绍熟悉实验箱和软件平台、芯片使用规则、门电路逻辑功能测试)
1、熟悉数字逻辑实验箱的结构、基本功能和使用方法。
2、掌握常用非门、与非门逻辑功能及其测试方法。
3、用 7400 和 7404 用最少的芯片数搭建一个异或门
实验二(4 学时)
实验器材:实验箱,7400×2,7404×2,7486×2
组合逻辑电路的分析与设计(一)(简单组合逻辑电路实验)
1、为某水坝设计一个水位报警控制器,水位高度用四位二进制数提供。当水位上升到 8 米
时,白指示灯开始亮;当水位上升到 10 米时,黄指示灯开始亮:当水位上升到 12 米时,
红指示灯开始亮。水位不可能上升到 14 米,且同时刻只有一个指示灯亮。设计此报警器的
控制电路,并实现。
2、设计实现一个加/减法器,该电路在 M 控制下进行加、减运算。当 M=0 时,实现全加器
功能;当 M=1 时,实现全加器功能(可使用四位二进制加法器)。
3、设计实现一个两位二进制的全加器。
实验三(4 学时)
实验器材:软件平台
中规模组合逻辑电路设计(一)(74LS283 加法器应用)
1、用两个 4 位并行加法器和适当的逻辑门电路实现(X+Y)×Z,其中,X=x2x1x0、Y=y2y1y0、Z=
z1z0 均为二进制。
2、仅使用 2 片 283 实现 2 位十进制数 8421 码到二进制码的转换。
实验四(4 学时)
实验器材:软件平台
中规模组合逻辑电路设计(二)(74LS138 译码器应用)
1、用两个 3-8 线译码器 74138 和适当的逻辑门实现 2421 码到 8421 码的转换。
2、用 3-8 线译码器和适当的门电路设计一个全加器。
实验五(4 学时)
实验器材:软件平台
时序逻辑电路设计(同步加法器)
1、 设计一个按自然态序变化的 7 进制同步加法计数器(有自启动功能)
2、 设计一个模 4 可逆计数器。
实验六(4 学时)
实验器材:软件平台
时序逻辑电路设计(序列检测器)
1、 设计一个“111…”序列检测器。
2、 任意进制同步加法器设计
实验七(4 学时)
实验器材:软件平台
综合性、设计性实验
1、设计“串行 8421BCD 码检验器”,当 8421BCD 码 0000~1001 输入时,Z=0,非 8421BCD
码 1010~1111 输入时,Z=1;由低位到高位串行输入,每四个二进制数码为一组循环工作。
2、设计一个自动售饮料机的逻辑电路。它的投币口每次只能投入一枚五角或一元的硬币。
投入一元五角硬币自动给出一杯饮料;投入两元(两枚一元的硬币)硬币后,再给出饮料
的同时找回一枚五角硬币。
实验一:
3、用 7400 和 7404 用最少的芯片数搭建一个异或门
实验二(4 学时)
实验器材:实验箱,7400×2,7404×2,7486×2
组合逻辑电路的分析与设计(一)(简单组合逻辑电路实验)
1、为某水坝设计一个水位报警控制器,水位高度用四位二进制数提供。当水位上升到 8 米
时,白指示灯开始亮;当水位上升到 10 米时,黄指示灯开始亮:当水位上升到 12 米时,
红指示灯开始亮。水位不可能上升到 14 米,且同时刻只有一个指示灯亮。设计此报警器的
控制电路,并实现。
2、设计实现一个加/减法器,该电路在 M 控制下进行加、减运算。当 M=0 时,实现全加器
功能;当 M=1 时,实现全加器功能(可使用四位二进制加法器)。
3、设计实现一个两位二进制的全加器。
第 1 小题:
第 2 小题:
第 3 小题:设计实现一个两位二进制的全加器
实验三(4 学时)
实验器材:软件平台
中规模组合逻辑电路设计(一)(74LS283 加法器应用)
1、用两个 4 位并行加法器和适当的逻辑门电路实现(X+Y)×Z,其中,X=x2x1x0、Y=y2y1y0、Z=
z1z0 均为二进制。
2、仅使用 2 片 283 实现 2 位十进制数 8421 码到二进制码的转换。
第 1 小题: