通信收发信机的Verilog实现与仿真.pdf

发布时间：2022-06-14 发布人：admin 分类：说明书资料大小：43.46M 资料格式：pdf 举报版权申诉

5d0ee051-ad2f-44cd-8824-a862643f4677.pdf-第1页.png

第1页 / 共435页

5d0ee051-ad2f-44cd-8824-a862643f4677.pdf-第2页.png

第2页 / 共435页

5d0ee051-ad2f-44cd-8824-a862643f4677.pdf-第3页.png

第3页 / 共435页

5d0ee051-ad2f-44cd-8824-a862643f4677.pdf-第4页.png

第4页 / 共435页

5d0ee051-ad2f-44cd-8824-a862643f4677.pdf-第5页.png

第5页 / 共435页

5d0ee051-ad2f-44cd-8824-a862643f4677.pdf-第6页.png

第6页 / 共435页

5d0ee051-ad2f-44cd-8824-a862643f4677.pdf-第7页.png

第7页 / 共435页

5d0ee051-ad2f-44cd-8824-a862643f4677.pdf-第8页.png

第8页 / 共435页

封面

书名

版权

前言

第1章组合逻辑的Verilog HDL实现

1.1 基本逻辑器件的Verilog HDL门级描述

1.1.1 内置的多输入门的Verilog描述

1.1.2 多输出门的Verilog描述

1.1.3 MOS开关的Verilog描述

1.1.4 上拉、下拉电阻的Verilog描述

1.1.5 三态门的Verilog描述

1.1.6 其他常用逻辑门的Verilog描述

1.2 组合逻辑电路的Verilog HDL描述

1.2.1 组合逻辑电路的结构描述

1.2.2 组合逻辑电路的行为描述

第2章时序电路的Verilog HDL实现

2.1 D触发器

2.1.1 基本触发器的原理

2.1.2 触发器的Verilog描述实例

2.2 锁存器

2.2.1 锁存器的基本原理

2.2.2 锁存器的Verilog建模

2.3 简单时序电路的Verilog描述

2.4 利用状态机设计较复杂的时序电路

2.4.1 状态机设计的技巧及实现要点

2.4.2 状态机设计实例及仿真实现结果

第3章 Verilog程序的ModelSim仿真

3.1 激励程序的编写

3.2 ModelSim仿真

3.2.1 功能仿真

3.2.2 布线后仿真

第4章可综合的Verilog语言

4.1 Verilog语言描述与综合实现的关系

4.2 Verilog语言的编码风格

4.3 可编程逻辑器件

4.3.1 可编程逻辑器件的发展

4.3.2 可编程逻辑器件的基本结构

4.4 可综合的Verilog语言

4.4.1 可综合的必要性

4.4.2 可综合性工程的建议

第5章 Verilog在扩频通信中的应用

5.1 pn码产生器

5.1.1 pn码产生器的原理

5.1.2 pn码产生器的Verilog实现

5.1.3 pn码产生器的仿真

5.2 串行pn码捕获

5.2.1 串行pn码捕获的原理

5.2.2 串行pn码捕获的顶层设计实现

5.2.3 相关模块的设计实现

5.2.4 功率检测模块的设计实现

5.2.5 最值检测模块的设计实现

第6章数字信号基带处理的Verilog实现

6.1 卷积编码

6.1.1 卷积编码原理简介

6.1.2 卷积编码的Verilog实现

6.1.3 卷积编码的ModelSim仿真

6.2 基带成形

6.2.1 基带成形的原理

6.2.2 成形滤波器的设计及Verilog实现

6.2.3 成形滤波器的仿真波形和实现结果

6.3 FIR滤波器

6.3.1 FIR滤波器的原理

6.3.2 用FPGA实现FIR滤波器的常用方案

6.3.3 FIR滤波器的Verilog实现

6.3.4 FIR滤波器模块的仿真波形和实现结果

6.4 自动增益控制

6.4.1 自动增益控制的原理

6.4.2 自动增益控制的Veriiog实现

6.5 时钟分频

6.6 异步串口通信及UART实现

6.6.1 接收部分

6.6.2 发送部分

6.7 扩频调制

6.8 差分编码

第7章全数字调制的VeriIog实现

7.1 BPSK调制

7.1.1 BPSK调制的基本原理

7.1.2 BPSK调制的Verilog实现

7.1.3 BPSK调制模块的ModelSim仿真

7.2 八相移相键控

7.2.1 八相移相键控的原理

7.2.2 八相移相键控调制的Verilog实现及仿真

7.3 MSK调制

7.3.1 MSK调制的原理

7.3.2 MSK调制的Verilog实现及ModelSim仿真

第8章全数字解调的Verilog实现

8.1 数字下变频

8.1.1 数字混频

8.1.2 抽取及低通滤波器模块

8.2 BPSK差分解调器

8.2.1 BPSK差分解调的原理

8.2.2 BPSK差分解调器的Verilog实现及仿真

8.3 用全数字锁相环实现解调器

8.3.1 用数字锁相环实现解调的原理

8.3.2 数字锁相环解调器的Verilog实现

8.4 用Verilog实现直接数字频率合成器

8.4.1 DDS的原理

8.4.2 直接数字频率合成器的FPGA实现方案

8.4.3 直接数字频率合成器的Verilog描述

8.4.4 直接数字频率合成器的仿真及实现结果

第9章离散傅里叶变换的Verilog实现

9.1 DFT的Verilog实现

9.1.1 DFT的基本原理

9.1.2 DFT模块的设计及实现

9.1.3 DFT模块的仿真及实现结果

9.2 FFT的Verilog实现

9.2.1 FFT的基本原理

9.2.2 控制器

9.2.3 蝶形运算单元

9.2.4 存储单元

9.2.5 地址产生器

参考文献

分享到：

赞收藏

资料库

通信收发信机的Verilog实现与仿真.pdf

相关推荐

开发技术

热门标签

最新资料