君正T31硬件设计手册.pdf-资料库

第1页 / 共10页

第2页 / 共10页

第3页 / 共10页

第4页 / 共10页

第5页 / 共10页

第6页 / 共10页

第7页 / 共10页

第8页 / 共10页

君正® T31 硬件设计指南版本: 1.0 日期: 2019 年 8 月

君正 T31 硬件设计指南 Copyright © Ingenic Semiconductor Co. Ltd 2019. All rights reserved. Release history Date Revision 2019.04 1.1 Change 第一版 Disclaimer This documentation is provided for use with Ingenic products. No license to Ingenic property rights is granted. Ingenic assumes no liability, provides no warranty either expressed or implied relating to the usage, or intellectual property right infringement except as provided for by Ingenic Terms and Conditions of Sale. Ingenic products are not designed for and should not be used in any medical or life sustaining or supporting equipment. All information in this document should be treated as preliminary. Ingenic may make changes to this document without notice. Anyone relying on this documentation should contact Ingenic for the current documentation and errata. 合肥君正科技有限公司地址：安徽省合肥市高新区望江西路800号创新产业园C3楼9层邮编：230088 电话：86-10-68995472 传真：86-551-68998701 网址：Http：//www.ingenic.com

目录 1. 原理图设计注意事项 ....................................................................................................................... 1 DDR ................................................................................................................................................ 1 电源 ................................................................................................................................................. 1 时钟 ................................................................................................................................................. 2 JTAG Debug 接口 ........................................................................................................................... 2 DVP/MIPI 接口 ................................................................................................................................ 2 USB OTG ........................................................................................................................................ 3 MAC 接口 ........................................................................................................................................ 3 SFC 接口 ........................................................................................................................................ 3 MSC 接口 ........................................................................................................................................ 3 Audio 接口 ....................................................................................................................................... 3 ADC 接口 ........................................................................................................................................ 4 EFUSE 功能 .................................................................................................................................... 4 LCD 接口 ......................................................................................................................................... 4 2. PCB 设计注意事项 .......................................................................................................................... 4 PCB 叠层 ......................................................................................................................................... 4 布局注意事项 .................................................................................................................................. 4 过孔的设置 ...................................................................................................................................... 4 DDR 电源和地的处理 ...................................................................................................................... 4 铺铜的设置 ...................................................................................................................................... 5 散热设计 .......................................................................................................................................... 5 其他电源的设计 ............................................................................................................................... 6 时钟走线 .......................................................................................................................................... 6 USB 走线 ......................................................................................................................................... 6 DVP 走线 ......................................................................................................................................... 6 MIPI 走线 ......................................................................................................................................... 7 音频走线 .......................................................................................................................................... 7 MAC 走线 ........................................................................................................................................ 7

1. 原理图设计注意事项 DDR 1) ZQ：接 240Ω 1%电阻到地。 2) VREF 做分压，从 VDDMEM 分压取得，分压电阻为 100K 1%，去耦电容 100nF。电源 1) 电源的高频阻抗与电源的感应系数有关。在 VDDMEM,VDDCORE 和地之间要加多级电容滤波，譬如 10uF+0.1uF+0.01uF，可以增加电容的滤波范围，减小电源上的高频阻抗。 2) 如果某个模块在产品中不需要，那么电源 PIN 的磁珠可以省略，但是供电不可以省略。 3） T31 的电源划分 Symbol VDDMEM DDRVDD Description Min Typical Max Unit VDDQ voltage for DDR PHY in T31L/N/X 1.7 1.8 1.9 V VDDQ and VDD voltage for DDR2 in T31 1.7 1.8 1.9 V L/N/X VDDMEM VDDQ voltage for DDR PHY in T31Z 1.425 1.5 1.575 V DDRVDD VDDQ and VDD voltage for DDR3 in 1.425 1.5 1.575 V T31Z VDDMEM VDDQ voltage for DDR PHY in T31A 1.283 1.35 1.45 V DDRVDD VDDQ and VDD voltage for DDR3 in 1.283 1.35 1.45 V T31A DDRPLL_VCCA DDR PHY PLL power supplies voltage DDRPLL_VCCD DDR PHY PLL power supplies voltage 1.62 0.72 1.8 0.8 1.98 0.88 V V VDDIO0 IO digital power for GPIO power 1.62 1.8 1.98 V Domain 0 VDDIO1 IO digital power for GPIO power 1.5 3.3 3.63 V Domain 1 VDDIO2 IO digital power for GPIO power 1.5 3.3 3.63 V Domain 2 1

VDD VDD core voltage PLL_VDDHV APLL, MPLL and VPLL analog voltage PLL_VDD APLL, MPLL and VPLL digital voltage 0.72 1.62 0.72 0.8 1.8 0.8 0.96 V 1.98 V 0.88 V EFUSE_AVD EFUSE program supplies voltage 1.62 1.8 VDDIO_OSC Oscillator supplies voltage 1.62 1.8 USB_AVD33 USB PHY VCCA3P3 analog voltage 3.0 3.3 USB_AVD18 USB PHY VCC18 analog voltage USB_AVD08 USB PHY core voltage ADC_AVDD SAR-ADC analog voltage CODEC_AVDD CODEC analog voltage MIPI_AVD08 MIPI PHY 0.8V analog voltage MIPI_AVD18 MIPI PHY 1.8 analog voltage 1.62 1.8 0.72 0.8 1.62 1.8 1.62 1.8 0.72 0.8 1.62 1.8 1.98 1.98 3.6 1.98 0.88 1.98 1.98 0.88 1.98 V V V V V V V V V VDDCORE 要求供电能力不少于 1A，VDDMEM 要求供电能力不少于 1A；DDRPLL_VCCA、 DDRPLL_VCCD 、 PLL_VDDHV 、 PLL_VDD 、 ADC_AVDD 、 CODEC_AVDD 、 MIPI_AVD08 、 MIPI_AVD18 使用磁珠（1kΩ@100MHz）与其他相同电平电源隔离。 T31 的 BOOT 方式 BOOT_SEL1 BOOT_SEL0 Boot From 0 0 0 1 MMC/SD boot @ MSC0 (MMC/SD use GPIO Port B. MSC1 use GPIO Port C) SFC boot @ CS4 (SPI boot @ SSI0) 支持常用的SFC boot、SD boot。时钟 T31 需要外接一个 24MHz 工作时钟，最大偏差 30ppm 典型电路如下： JTAG Debug 接口 T31 JTAG 接口符合 IEEE1149.1 标准。PC 可通过此接口连接 ICE 仿真器。TCK、TRST 分别作为 JTAG 时钟输入、复位输入，建议单板下拉；TDI、TMS、TDO 作为数据输入、模式选择输入、数据输出，建议单板上拉，下拉和上拉电阻建议采用 10K 欧姆。若产品上用不到 JTAG 功能，相关管脚可当 GPIO 及其他复用功能使用。 DVP/MIPI 接口 T31 支持 12 位的 DVP 接口，分布于 GPIO 的 PA 组 PA00~PA22，可依据如下方式对接不同 sensor： 1) 当 sensor 是 10 位 DATA 接口时，需要从低位到高位依次连接到 DVP00 到 DVP09。 2

2) 当 sensor 是 12 位 DATA 接口时，需要从低位到高位依次连接到 DVP00 到 DVP11。 3) 当 sensor 是 12 位 DATA 接口时，只引出 sensor 端高 10 位时，需依次从低位到高位连接到 DVP00 到 DVP09。 T31 的 DVP 接口电源域为 VDDIO0，支持 IO 电压 1.8V，其余 PA 组 IO 电源域为 VDDIO1。DVP 接口的 GPIO 分配请参考《T31 监控产品 GPIO 分配规范约定》。值得注意的是不同厂家的 CMOS Sensor 的 IO 驱动能力不一样，设计时注意 DVP 接口是否预留阻容匹配器件。 MIPI 接口复用于 DVP 口的 DVP00 到 DVP05，支持 2lane 的 MIPI-CSI，复用关系如下： USB OTG T31 USB 接口支持 OTG 功能，若要配置为 OTG 功能，USB_ID pin 需要引出使用。若单纯当做 HOST 或者 DEVICE 功能是，ID pin 悬空即可，依据产品定义软件驱动配置固化即可， VBUS pin 可悬空处理。 MAC 接口 T31 MAC 接口支持 10/100M 的 RMII 模式。RMII 模式所需要的 50Mhz 时钟可通过 T31 的 A15 的管脚输出；MDIO 需要接上拉电阻；MDCK、TXCK、TXD0、TXD1 和 RXCK、RXD0、RXD1 信号建议在源端串联 33 欧姆电阻，以获取更好的信号质量。 SFC 接口 T31 的 SFC 接口分布于 PA23~PA28，此接口可接 SPI NOR FLASH，接法参考如下： MSC 接口 T31 支持两路 MSC 接口，若外接 TF 卡，使用 PB 组的 MSC0；若外接 SDIO WIFI 模组，可以使用 PC 组 MSC1 接口，或者在不使用网口的情况下，使用网口复用的 MSC1。 Audio 接口 T31 内置 CODEC 音频部分支持 1 路模拟输入和 1 路模拟输出；模拟输入支持差分和单端模式； T31 支持一路 I2S 总线，分布于 GPIO PB 组或者 PC 组，通过 I2S 可外接一颗 audio codec。 3

ADC 接口 T31 支持 3 路 10 位分辨率 ADC 接口，参考电压为 ADC_VREF，可以采样 0-1.8V 范围内的模拟信号。 EFUSE 功能在烧录模式下，需要提供 1.8V+/-10%的电压给 EFUSE_AVD 引脚，并且烧录时间不能超过 1s；读模式中，EFUSE_AVD 的电压为 0V 即可通过 0 欧姆电阻接地处理。实际产品中 EFUSE_AVD 接地处理即可。 LCD 接口 T31 支持 8bit SLCD 显示接口，相关功能 IO 分布于 PB 组 GPIO 上： 2. PCB 设计注意事项 PCB 叠层 T31 为 0.65 pitch 的 223 管脚的 BGA 封装，PCB 堆叠设计可以采用 4 层结构。建议主芯片相邻层为主地 GND 层，这样主芯片信号回流路径最短。如主芯片布局在 Top 层，则叠层设置为 TOP-GND-VCC-BOTTOM。TOP 层参考 L2，BOTTOM 层参考 L3。叠层结构如下图：层 TOP ================================== PP ================================== Core 根据板厚调整 L2 L3 ================================== PP BOT ================================== 厚度 1Oz 3(mil) 1Oz 1Oz 3(mil) 1Oz 布局注意事项 1) 满足 SMT 工艺要求。 2) 高热器件尽量远离热敏感器件，如 CPU 尽量布局远离于 CMOS Sensor。 3) 注意结构限高位置。过孔的设置 1) 普通过孔采用 8mil 孔径、16mil 外环。 2) 地、电过孔采用 12mil 孔径、24mil 外环。 3) CPU 和 DDR 部分的过孔排列要合理，间距最好不小于 30mil，不能破坏地、电层的回路。 DDR 电源和地的处理在 CPU 和 DDR 的背面，最好对应每个电源 PIN 对应放置一个去耦电容,而且过孔应该紧挨着管脚放置,走线尽量粗而短，以避免增加导线的电感。VDDMEM、DDRVDD 的平面一定要保证实际的走线宽度。换层时要打尽量多的过孔，避免成为整个平面的瓶颈。串扰从根本上来说取决于 PCB 的叠层和最小线间距。避免串扰的最好方法是保证信号有非常好的回流路径。每个信号层都要靠近完整的地平面以提供最短的回流路径。为了保持特征阻抗一致，地平面完整是非常重要的，地平面不能被打断。在走完信号线后，剩余的空间必须用 GND 填满，而且铺 4

铜的线宽尽量小，可以使铺铜效果更好。 VREF 是 DDR 输入 buffer 的参考。VREF 分压电路要尽量靠近芯片，走线尽量短，建议线宽 20mil，并且与其他数据线保持 3W 以上的间距，保证不受干扰，在靠近 VREF PIN 脚的地方加 0.01uF 电容。铺铜的设置 1) 过孔与铺铜的安全间距为 6mil。 2) 地、电层的铺铜线宽设置为 2mil，其他层可以设置为 4mil。散热设计 1) 铜铂厚度建议采用 1OZ，改善 PCB 的散热性能。 2) CPU 出线完毕后，在不影响电源平面完整性的前提下尽量多打一些地孔，如下图所示： 3) 地层一定要完整，CPU 内部的地可以有多条通路与 CPU 外侧连通。 5

资料库

君正T31硬件设计手册.pdf

相关推荐

开发技术

热门标签

最新资料