ADC 转换就是输入模拟的信号量，单片机转换成数字量。读取数字量必须等转换完成后， 完成一个通道的读取叫做采样周期。采样周期一般来说＝转换时间＋读取时间 。而转换时间＝采样时间＋12.5 个时钟周期。采样时间是你通过寄存器告诉 stm32 采样模拟量的时间，设置越长越精确 一 STM32 ADC 采样频率的确定 1. ： 先看一些资料，确定一下 ADC 的时钟： （1），由时钟控制器提供的 ADCCLK 时钟和 PCLK2(APB2 时钟)同步。 CLK 控制器为 ADC 时钟提供一个专用的可编程预分频器。 （2） 一般情况下在程序 中将 PCLK2 时钟设为 与系统时钟 相同 /* HCLK = SYSCLK */ RCC_HCLKConfig(RCC_SYSCLK_Div1); /* PCLK2 = HCLK */ RCC_PCLK2Config(RCC_HCLK_Div1); /* PCLK1 = HCLK/2 */ RCC_PCLK1Config(RCC_HCLK_Div2); (3)在时钟配置寄存器(RCC_CFGR) 中 有 为 ADC 时钟提供一个专用 的可编程预分器 

位 15:14 ADCPRE：ADC 预分频 由软件设置来确定 ADC 时钟频率 00：PCLK2 2 分频后作为 ADC 时钟 01：PCLK2 4 分频后作为 ADC 时钟 10：PCLK2 6 分频后作为 ADC 时钟 11：PCLK2 8 分频后作为 ADC 时钟 我们可对其进行设置 例如： /* ADCCLK = PCLK2/4 */ RCC_ADCCLKConfig(RCC_PCLK2_Div4); 另外 还有 ADC 时钟使能设置 /* Enable ADC1, ADC2 and GPIOC clock */ RCC_APB2PeriphClockCmd(RCC_APB2Periph_ADC1 | RCC_APB2Periph_ADC2 | RCC_APB2Periph_GPIOC, ENABLE); （4）16.7 可编程的通道采样时间 ADC 使用若干个 ADC_CLK 周期对输入电压采样，采样周期数目可以通过 ADC_SMPR1 和 ADC_SMPR2 寄存器中的 SMP[2:0]位而更改。每个通道可以以 不同的时间采样。 总转换时间如下计算： TCONV（转换时间） = 采样时间+ 12.5 个周期 例如： 当 ADCCLK=14MHz 和 1.5 周期的采样时间： 

TCONV = 1.5 + 12.5 = 14 周期= 1μs SMPx[2:0]：选择通道 x 的采样时间 这些位用于独立地选择每个通道的采样时间。在采样周期中通道选择位必须保持不变。 000：1.5 周期 100：41.5 周期 001：7.5 周期 101：55.5 周期 010：13.5 周期 110：71.5 周期 011：28.5 周期 111：239.5 周期 注： – ADC1 的模拟输入通道 16 和通道 17 在芯片内部分别连到了温度传感器和 VREFINT。 – ADC2 的模拟输入通道 16 和通道 17 在芯片内部连到了 VSS。 2. 具体分析如下： （1）我们的输入信号是 50Hz （周期为 20ms），初步定为 1 周期 200 个采样点，（注： 一周期最少采 20 个点，即采样率最少为 1k），每 2 个 采样点间隔为 20ms /200 = 100 us ADC 可编程的通道采样时间 我们选最小的 1.5 周期，则 ADC 采样周期一周期大小为 100us /1.5=66us 。 ADC 时钟频率为 1/66us =15 KHz。 ADC 可编程的通道采样时间 我们选 71.5 周期，则 ADC 采样周期一周期大小为 （100us /71.5） 。 ADC 时钟频率为 7.15MHz。 

（2）接下来我们要确定系统时钟：我们 用的是 8M Hz 的外部晶振做时钟源（HSE）， 估计得 经过 PLL 倍频 PLL 倍频系数分别为 2 的整数倍，最大 72 MHz。为了 提高数 据 计算效率，我们把系统时钟定为 72MHz，(PLL 9 倍频)。则 PCLK2=72MHz,PCLK1=36MHz； 我们通过设置时钟配置寄存器(RCC_CFGR) 中 有 为 ADC 时钟提供一个专用的可编程预 分器，将 PCLK2 8 分频后作为 ADC 的时钟，则可知 ADC 时钟频率为 9MHz 从手册可知： ADC 转换时间： STM32F103xx 增强型产品：ADC 时钟为 56MHz 时为 1μs(ADC 时钟为 72MHz 为 1.17μs) （3）由以上分析可知：不太对应，我们重新对以上中 内容调整，提出如下两套方案： 方案一：我们的输入信号是 50Hz （周期为 20ms），初步定为 1 周期 2500 个采样点， （注：一周期最少采 20 个点，即采样率最少为 1k），每 2 个 采样点间隔为 20ms /2500 = 8 us ADC 可编程的通道采样时间 我们选 71.5 周期，则 ADC 采样周期一周期大小为 8us /71.5 。 ADC 时钟频率约为 9 MHz。 将 PCLK2 8 分频后作为 ADC 的时钟，则可知 ADC 时钟频率为 9MHz 方案二：我们的输入信号是 50Hz （周期为 20ms），初步定为 1 周期 1000 个采样点， （注：一周期最少采 20 个点，即采样率最少为 1k） ，每 2 个 采样点间隔为 20ms /1000= 20 us ADC 可编程的通道采样时间 我们选 239.5 周期，则 ADC 采样周期一周期大小为 

20us /239.5 。 ADC 时钟频率约为 12 MHz。 将 PCLK2 6 分频后作为 ADC 的时钟，则可知 ADC 时钟频率为 12MHz