logo资料库

基于Verilog的自动售货机.doc

第1页 / 共21页
第2页 / 共21页
第3页 / 共21页
第4页 / 共21页
第5页 / 共21页
第6页 / 共21页
第7页 / 共21页
第8页 / 共21页
资料共21页,剩余部分请下载后查看
深圳大学考试答题纸 (以论文、报告等形式考核专用) 二○ 一二 ~二○ 一三 学年度第 一 学期 课程编号 2313100904 课程名 称 数字系统设计 主讲教师 邓小莺 评分 学 号 2010130159 姓名 程茂杰 专业年级 电子信息工程 大三 教师评语: 题目: 自动售货机设计与实现 设计一个自动售货机 基本要求:可以对 3 种不同种类的货物进行自动售货,价格分别为 A=1.00, B=1.50, C=1.60。售货机可以接受 1 元,5 角,1 角三种硬币(即有三种输入信号 IY,IWJ,IYJ),并且在 7 段数码管(二位代表元,一位代表角)显示已投入的总钱数,选择货物的输入信号 Ia,Ib,Ic, 输出指示信号为 Sa, Sb ,Sc 分别表示售出相应的货物,同时输出的信号 yuan, jiao 代表找 零,并显示在 7 段数码管上。 规格说明: 第 1页 共 21页
1.按一下 button1 按钮,表示购买货物 A,第一个 LED 灯亮;按两下 button1 按钮, 表示购买货物 B,第二个 LED 灯亮;按三下 button1 按钮,表示购买货物 C,第三个 LED 灯亮.。 2.LED 灯亮后,开始输入硬币。button2 按一下,输入 1 元,按两下,输入两元,以 此类推;Button3 按一下输入 5 角,按两下代表 1 元,以此类推;button4 按一下输入 1 角,按两下输入 2 角,以此类推。7 段数码管显示已投入的总钱数,再次按下 button1 键,7 段数码管显示找零数目,同时指示货物的 LED 灯熄灭,交易成功;如果投入的钱 币不够就按下 button1 键确认购买,数码管显示“ER”,同时指示货物的 LED 灯熄灭, 交易失败。 3.本实验使用 FPGA 板:Sparant6XC6SLX16CSG324C(建 project 时,需要选择该 芯片的型号)。 论文要求: 1 论文的格式采用标准的深圳大学以论文、报告等形式考核专用答题纸; 2 论文中应完包括 ASM 图, 以及 VerilogHDL 代码,并且代码应该与 ASM 图相一 致. 3 论文应包括该电路的 VerilogHDL 仿真. 4 论文应该有 FPGA 开发的布局布线后结果. 5 报告应该有实验成功的开发板截图. 第 2页 共 21页
一. 实验目的与要求: 目的: 运用课程所学知识,完成综合性较强,与生活实际相关的自动售货机的设计 与实现,提高数字系统的设计能力。 作为期末设计,本实验也有考核的目的。 要求: 认真亲自完成期末设计实验,总结分析实验过程与结果并完成实验报告,报 告要求如下: 1.输出和整理 Verilog 源代码; 2.输出和整理电路结构图; 3.报告中应完包括 ASM 图,并且与代码相一致; 4.输出和整理仿真波形图(前仿和后仿); 5.有 FPGA 开发的布局布线后结果和开发板截图 二.实验内容: 如自动售货机设计与实现题目所示。 三.实验过程及内容: 1.实验 ASM 图: 第 3页 共 21页
2.实验源代码(截图): 第 4页 共 21页
第 5页 共 21页
第 6页 共 21页
第 7页 共 21页
第 8页 共 21页
分享到:
收藏