【资料简介】
【资料截图】
【资料目录】
STM32F10xxx参考手册 参考手册 小，中和大容量的 STM32F101xx, STM32F102xx 和 STM32F103xx ARM 内核 32 位高性能微控制器 导言 本参考手册针对应用开发，提供关于如何使用小容量、中容量和大容量的STM32F101xx、 STM32F102xx或者STM32F103xx微控制器的存储器和外设的详细信息。在本参考手册中 STM32F101xx、STM32F102xx和STM32F103xx被统称为STM32F10xxx。 STM32F10xxx系列拥有不同的存储器容量，封装和外设配置。 关于订货编号、电气和物理性能参数，请参考STM32F101xx、STM32F102xx和STM32F103xx 的数据手册。 关于芯片内部闪存的编程，擦除和保护操作，请参考STM32F10xxx闪存编程手册。 关于ARM Cortex™-M3内核的具体信息，请参考Cortex™-M3技术参考手册。 相关文档 ● Cortex™-M3技术参考手册，可按下述链接下载： http://infocenter.arm.com/help/topic/com.arm.doc.ddi0337e/DDI0337E_cortex_m3_r1p1_trm.pdf 下述文档可在ST网站下载(http://www.st.com/mcu/)： ● STM32F101xx、STM32F102xx和STM32F103xx的数据手册。 ● STM32F10xxx闪存编程手册。 * 感谢南京万利提供原始翻译文档 参照2008年12月 RM0008 Reference Manual 英文第7版 本译文仅供参考，如有翻译错误，请以英文原稿为准。请读者随时注意在ST网站下载更新版本
【资料截图】
【资料目录】
导言
相关文档
目录
1 文中的缩写
1.1 寄存器描述表中使用的缩写列表
1.2 术语表
1.3 可用的外设
2 存储器和总线构架
2.1 系统构架
ICode总线
DCode总线
系统总线
DMA总线
总线矩阵
AHB/APB桥(APB)
2.2 存储器组织
2.3 存储器映像
2.3.1 嵌入式SRAM
2.3.2 位段
例子：
2.3.3 嵌入式闪存
闪存读取
编程和擦除闪存
2.4 启动配置
内嵌的自举程序
3 CRC计算单元(CRC)
3.1 CRC简介
3.2 CRC主要特性
3.3 CRC功能描述
3.4 CRC寄存器
3.4.1 数据寄存器(CRC_DR)
3.4.2 独立数据寄存器(CRC_IDR)
3.4.3 控制寄存器(CRC_CR)
3.4.4 CRC寄存器映像
4 电源控制(PWR)
4.1 电源
4.1.1 独立的A/D转换器供电和参考电压
100脚和144脚封装：
64脚或更少封装：
4.1.2 电池备份区域
4.1.3 电压调节器
4.2 电源管理器
4.2.1 上电复位(POR)和掉电复位(PDR)
4.2.2 可编程电压监测器(PVD)
4.3 低功耗模式
4.3.1 降低系统时钟
4.3.2 外部时钟的控制
4.3.3 睡眠模式
进入睡眠模式
退出睡眠模式
4.3.4 停止模式
进入停止模式
退出停止模式
4.3.5 待机模式
进入待机模式
退出待机模式
待机模式下的输入/输出端口状态
调试模式
4.3.6 低功耗模式下的自动唤醒(AWU)
4.4 电源控制寄存器
4.4.1 电源控制寄存器(PWR_CR)
4.4.2 电源控制/状态寄存器
4.4.3 PWR寄存器地址映像
5 备份寄存器(BKP)
5.1 BKP简介
5.2 BKP特性
5.3 BKP功能描述
5.3.1 侵入检测
5.3.2 RTC校准
5.4 BKP寄存器描述
5.4.1 备份数据寄存器x(BKP_DRx) (x = 1 … 10)
5.4.2 RTC时钟校准寄存器(BKP_RTCCR)
5.4.3 备份控制寄存器(BKP_CR)
5.4.4 备份控制/状态寄存器(BKP_CSR)
5.4.5 BKP寄存器映像
6 复位和时钟控制(RCC)
6.1 复位
6.1.1 系统复位
软件复位
低功耗管理复位
6.1.2 电源复位
6.1.3 备份域复位
6.2 时钟
6.2.1 HSE时钟
外部时钟源(HSE旁路)
外部晶体/陶瓷谐振器(HSE晶体)
6.2.2 HSI时钟
校准
6.2.3 PLL
6.2.4 LSE时钟
外部时钟源(LSE旁路)
6.2.5 LSI时钟
LSI校准
6.2.6 系统时钟(SYSCLK)选择
6.2.7 时钟安全系统(CSS)
6.2.8 RTC时钟
6.2.9 看门狗时钟
6.2.10 时钟输出
6.3 RCC寄存器描述
6.3.1 时钟控制寄存器(RCC_CR)
6.3.2 时钟配置寄存器(RCC_CFGR)
6.3.3 时钟中断寄存器 (RCC_CIR)
6.3.4 APB2外设复位寄存器 (RCC_APB2RSTR)
6.3.5 APB1外设复位寄存器 (RCC_APB1RSTR)
6.3.6 AHB外设时钟使能寄存器 (RCC_AHBENR)
6.3.7 APB2外设时钟使能寄存器(RCC_APB2ENR)
6.3.8 APB1外设时钟使能寄存器(RCC_APB1ENR)
6.3.9 备份域控制寄存器 (RCC_BDCR)
6.3.10 控制/状态寄存器 (RCC_CSR)
6.3.11 RCC寄存器地址映像
7 通用和复用功能I/O(GPIO和AFIO)
7.1 GPIO功能描述
7.1.1 通用I/O(GPIO)
7.1.2 单独的位设置或位清除
7.1.3 外部中断/唤醒线
7.1.4 复用功能(AF)
7.1.5 软件重新映射I/O复用功能
7.1.6 GPIO锁定机制
7.1.7 输入配置
7.1.8 输出配置
7.1.9 复用功能配置
7.1.10 模拟输入配置
7.2 GPIO寄存器描述
7.2.1 端口配置低寄存器(GPIOx_CRL) (x=A..E)
7.2.2 端口配置高寄存器(GPIOx_CRH) (x=A..E)
7.2.3 端口输入数据寄存器(GPIOx_IDR) (x=A..E)
7.2.4 端口输出数据寄存器(GPIOx_ODR) (x=A..E)
7.2.5 端口位设置/清除寄存器(GPIOx_BSRR) (x=A..E)
7.2.6 端口位清除寄存器(GPIOx_BRR) (x=A..E)
7.2.7 端口配置锁定寄存器(GPIOx_LCKR) (x=A..E)
7.3 复用功能I/O和调试配置(AFIO)
7.3.1 把OSC32_IN/OSC32_OUT作为GPIO 端口PC14/PC15
7.3.2 把OSC_IN/OSC_OUT引脚作为GPIO端口PD0/PD1
7.3.3 CAN复用功能重映射
7.3.4 JTAG/SWD复用功能重映射
7.3.5 ADC复用功能重映射
7.3.6 定时器复用功能重映射
7.3.7 USART复用功能重映射
7.3.8 I2C 1 复用功能重映射
7.3.9 SPI 1复用功能重映射
7.4 AFIO寄存器描述
7.4.1 事件控制寄存器(AFIO_EVCR)
7.4.2 复用重映射和调试I/O配置寄存器(AFIO_MAPR)
7.4.3 外部中断配置寄存器1(AFIO_EXTICR1)
7.4.4 外部中断配置寄存器2(AFIO_EXTICR2)
7.4.5 外部中断配置寄存器3(AFIO_EXTICR3)
7.4.6 外部中断配置寄存器4(AFIO_EXTICR4)
7.5 GPIO 和AFIO寄存器地址映象
8 中断和事件
8.1 嵌套向量中断控制器
8.1.1 系统嘀嗒(SysTick)校准值寄存器
8.1.2 中断和异常向量
8.2 外部中断/事件控制器(EXTI)
8.2.1 主要特性
8.2.2 框图
8.2.3 唤醒事件管理
8.2.4 功能说明
硬件中断选择
硬件事件选择
软件中断/事件的选择
8.2.5 外部中断/事件线路映像
8.3 EXTI 寄存器描述
8.3.1 中断屏蔽寄存器(EXTI_IMR)
8.3.2 事件屏蔽寄存器(EXTI_EMR)
8.3.3 上升沿触发选择寄存器(EXTI_RTSR)
8.3.4 下降沿触发选择寄存器(EXTI_FTSR)
8.3.5 软件中断事件寄存器(EXTI_SWIER)
8.3.6 挂起寄存器(EXTI_PR)
8.3.7 外部中断/事件寄存器映像
9 DMA 控制器(DMA)
9.1 DMA简介
9.2 DMA主要特性
9.3 功能描述
9.3.1 DMA处理
9.3.2 仲裁器
9.3.3 DMA 通道
可编程的数据量
指针增量
通道配置过程
循环模式
存储器到存储器模式
9.3.4 可编程的数据传输宽度，对齐方式和数据大小端
操作一个不支持字节或半字写的AHB设备
9.3.5 错误管理
9.3.6 中断
9.3.7 DMA请求映像
DMA1控制器
DMA2控制器
9.4 DMA寄存器
9.4.1 DMA中断状态寄存器(DMA_ISR)
9.4.2 DMA中断标志清除寄存器(DMA_IFCR)
9.4.3 DMA通道x配置寄存器(DMA_CCRx)(x = 1…7)
9.4.4 DMA通道x传输数量寄存器(DMA_CNDTRx)(x = 1…7)
9.4.5 DMA通道x外设地址寄存器(DMA_CPARx)(x = 1…7)
9.4.6 DMA通道x存储器地址寄存器(DMA_CPARx)(x = 1…7)
9.4.7 DMA寄存器映像
10 模拟/数字转换(ADC)
10.1 ADC介绍
10.2 ADC主要特征
10.3 ADC功能描述
10.3.1 ADC开关控制
10.3.2 ADC时钟
10.3.3 通道选择
温度传感器/ VREFINT内部通道
10.3.4 单次转换模式
10.3.5 连续转换模式
10.3.6 时序图
10.3.7 模拟看门狗
10.3.8 扫描模式
10.3.9 注入通道管理
触发注入
自动注入
10.3.10 间断模式
规则组
注入组
10.4 校准
10.5 数据对齐
10.6 可编程的通道采样时间
10.7 外部触发转换
10.8 DMA请求
10.9 双ADC模式
10.9.1 同步注入模式
10.9.2 同步规则模式
10.9.3 快速交替模式
10.9.4 慢速交替模式
10.9.5 交替触发模式
10.9.6 独立模式
10.9.7 混合的规则/注入同步模式
10.9.8 混合的同步规则 交替触发模式
10.9.9 混合同步注入 交替模式
10.10 温度传感器
主要特征
读温度
10.11 ADC中断
10.12 ADC寄存器描述
10.12.1 ADC状态寄存器(ADC_SR)
10.12.2 ADC控制寄存器1(ADC_CR1)
10.12.3 ADC控制寄存器2(ADC_CR2)
10.12.4 ADC采样时间寄存器1(ADC_SMPR1)
10.12.5 ADC采样时间寄存器2(ADC_SMPR2)
10.12.6 ADC注入通道数据偏移寄存器x (ADC_JOFRx)(x=1..4)
10.12.7 ADC看门狗高阀值寄存器(ADC_HTR)
10.12.8 ADC看门狗低阀值寄存器(ADC_LRT)
10.12.9 ADC规则序列寄存器1(ADC_SQR1)
10.12.10 ADC规则序列寄存器2(ADC_SQR2)
10.12.11 ADC规则序列寄存器3(ADC_SQR3)
10.12.12 ADC注入序列寄存器(ADC_JSQR)
10.12.13 ADC 注入数据寄存器x (ADC_JDRx) (x= 1..4)
10.12.14 ADC规则数据寄存器(ADC_DR)
10.12.15 ADC寄存器地址映像
11 数字/模拟转换(DAC)
11.1 DAC简介
11.2 DAC主要特征
11.3 DAC功能描述
11.3.1 使能DAC通道
11.3.2 使能DAC输出缓存
11.3.3 DAC数据格式
11.3.4 DAC转换
11.3.5 DAC输出电压
11.3.6 选择DAC触发
11.3.7 DMA请求
11.3.8 噪声生成
11.3.9 三角波生成
11.4 双DAC通道转换
11.4.1 无波形生成的独立触发
11.4.2 带相同LFSR生成的独立触发
11.4.3 带不同LFSR生成的独立触发
11.4.4 带相同三角波生成的独立触发
11.4.5 带不同三角波生成的独立触发
11.4.6 同时软件启动
11.4.7 不带波形生成的同时触发
11.4.8 带相同LFSR生成的同时触发
11.4.9 带不同LFSR生成的同时触发
11.4.10 带相同三角波生成的同时触发
11.4.11 带不同三角波生成的同时触发
11.5 DAC寄存器
11.5.1 DAC控制寄存器(DAC_CR)
11.5.2 DAC软件触发寄存器(DAC_SWTRIGR)
11.5.3 DAC通道1的12位右对齐数据保持寄存器(DAC_DHR12R1)
11.5.4 DAC通道1的12位左对齐数据保持寄存器(DAC_DHR12L1)
11.5.5 DAC通道1的8位右对齐数据保持寄存器(DAC_DHR8R1)
11.5.6 DAC通道2的12位右对齐数据保持寄存器(DAC_DHR12R2)
11.5.7 DAC通道2的12位左对齐数据保持寄存器(DAC_DHR12L2)
11.5.8 DAC通道2的8位右对齐数据保持寄存器(DAC_DHR8R2)
11.5.9 双DAC的12位右对齐数据保持寄存器(DAC_DHR12RD)
11.5.10 双DAC的12位左对齐数据保持寄存器(DAC_DHR12LD)
11.5.11 双DAC的8位右对齐数据保持寄存器(DAC_DHR8RD)
11.5.12 DAC通道1数据输出寄存器(DAC_DOR1)
11.5.13 DAC通道2数据输出寄存器(DAC_DOR2)
11.5.14 DAC寄存器映像
12 高级控制定时器(TIM1和TIM8)
12.1 TIM1和TIM8简介
12.2 TIM1和TIM8主要特性
12.3 TIM1和TIM8功能描述
12.3.1 时基单元
预分频器描述
12.3.2 计数器模式
向上计数模式
向下计数模式
中央对齐模式(向上/向下计数)
12.3.3 重复计数器
12.3.4 时钟选择
内部时钟源(CK_INT)
外部时钟源模式1
外部时钟源模式2
12.3.5 捕获/比较通道
12.3.6 输入捕获模式
12.3.7 PWM输入模式
12.3.8 强置输出模式
12.3.9 输出比较模式
12.3.10 PWM模式
PWM 边沿对齐模式
PWM 中央对齐模式
使用中央对齐模式的提示：
12.3.11 互补输出和死区插入
重定向OCxREF到OCx或OCxN
12.3.12 使用刹车功能
12.3.13 在外部事件时清除OCxREF信号
12.3.14 产生六步PWM输出
12.3.15 单脉冲模式
特殊情况：OCx快速使能：
12.3.16 编码器接口模式
12.3.17 定时器输入异或功能
12.3.18 与霍尔传感器的接口
12.3.19 TIMx定时器和外部触发的同步
从模式：复位模式
从模式：门控模式
从模式：触发模式
从模式：外部时钟模式2 ＋ 触发模式
12.3.20 定时器同步
12.3.21 调试模式
12.4 TIM1和TIM8寄存器描述
12.4.1 控制寄存器1(TIMx_CR1)
12.4.2 控制寄存器2(TIMx_CR2)
12.4.3 从模式控制寄存器(TIMx_SMCR)
12.4.4 DMA/中断使能寄存器(TIMx_DIER)
12.4.5 状态寄存器(TIMx_SR)
12.4.6 事件产生寄存器(TIMx_EGR)
12.4.7 捕获/比较模式寄存器1(TIMx_CCMR1)
12.4.8 捕获/比较模式寄存器2(TIMx_CCMR2)
12.4.9 捕获/比较使能寄存器(TIMx_CCER)
12.4.10 计数器(TIMx_CNT)
12.4.11 预分频器(TIMx_PSC)
12.4.12 自动重装载寄存器(TIMx_ARR)
12.4.13 重复计数寄存器(TIMx_RCR)
12.4.14 捕获/比较寄存器1(TIMx_CCR1)
12.4.15 捕获/比较寄存器2(TIMx_CCR2)
12.4.16 捕获/比较寄存器3(TIMx_CCR3)
12.4.17 捕获/比较寄存器(TIMx_CCR4)
12.4.18 刹车和死区寄存器(TIMx_BDTR)
12.4.19 DMA控制寄存器(TIMx_DCR)
12.4.20 连续模式的DMA地址(TIMx_DMAR)
12.4.21 TIM1和TIM8寄存器图
13 通用定时器(TIMx)
13.1 TIMx简介
13.2 TIMx主要功能
13.3 TIMx功能描述
13.3.1 时基单元
预分频器描述
13.3.2 计数器模式
向上计数模式
向下计数模式
中央对齐模式(向上/向下计数)
13.3.3 时钟选择
内部时钟源(CK_INT)
外部时钟源模式1
外部时钟源模式2
13.3.4 捕获/比较通道
13.3.5 输入捕获模式
13.3.6 PWM输入模式
13.3.7 强置输出模式
13.3.8 输出比较模式
13.3.9 PWM 模式
PWM 边沿对齐模式
向上计数配置
向下计数的配置
PWM 中央对齐模式
使用中央对齐模式的提示：
13.3.10 单脉冲模式
特殊情况：OCx快速使能：
13.3.11 在外部事件时清除OCxREF信号
13.3.12 编码器接口模式
13.3.13 定时器输入异或功能
13.3.14 定时器和外部触发的同步
从模式：复位模式
从模式：门控模式
从模式：触发模式
从模式：外部时钟模式2 ＋ 触发模式
13.3.15 定时器同步
使用一个定时器作为另一个定时器的预分频器
使用一个定时器使能另一个定时器
使用一个定时器去启动另一个定时器
使用一个定时器作为另一个的预分频器
使用一个外部触发同步地启动2个定时器
13.3.16 调试模式
13.4 TIMx寄存器描述
13.4.1 控制寄存器1(TIMx_CR1)
13.4.2 控制寄存器2(TIMx_CR2)
13.4.3 从模式控制寄存器(TIMx_SMCR)
13.4.4 DMA/中断使能寄存器(TIMx_DIER)
13.4.5 状态寄存器(TIMx_SR)
13.4.6 事件产生寄存器(TIMx_EGR)
13.4.7 捕获/比较模式寄存器1(TIMx_CCMR1)
13.4.8 捕获/比较模式寄存器2(TIMx_CCMR2)
13.4.9 捕获/比较使能寄存器(TIMx_CCER)
13.4.10 计数器(TIMx_CNT)
13.4.11 预分频器(TIMx_PSC)
13.4.12 自动重装载寄存器(TIMx_ARR)
13.4.13 捕获/比较寄存器1(TIMx_CCR1)
13.4.14 捕获/比较寄存器2(TIMx_CCR2)
13.4.15 捕获/比较寄存器3(TIMx_CCR3)
13.4.16 捕获/比较寄存器4(TIMx_CCR4)
13.4.17 DMA控制寄存器(TIMx_DCR)
13.4.18 连续模式的DMA地址(TIMx_DMAR)
13.4.19 TIMx寄存器图
14 基本定时器(TIM6和TIM7)
14.1 TIM6和TIM7简介
14.2 TIM6和TIM7的主要特性
14.3 TIM6和TIM7的功能
14.3.1 时基单元
预分频器
14.3.2 计数模式
14.3.3 时钟源
14.3.4 调试模式
14.4 TIM6和TIM7寄存器
14.4.1 控制寄存器1(TIMx_CR1)
14.4.2 控制寄存器2(TIMx_CR2)
14.4.3 DMA/中断使能寄存器(TIMx_DIER)
14.4.4 状态寄存器(TIMx_SR)
14.4.5 事件产生寄存器(TIMx_EGR)
14.4.6 计数器(TIMx_CNT)
14.4.7 预分频器(TIMx_PSC)
14.4.8 自动重装载寄存器(TIMx_ARR)
14.4.9 TIM6和TIM7寄存器图
15 实时时钟(RTC)
15.1 RTC简介
15.2 主要特性
15.3 功能描述
15.3.1 概述
15.3.2 复位过程
15.3.3 读RTC寄存器
15.3.4 配置RTC寄存器
配置过程：
15.3.5 RTC标志的设置
15.4 RTC寄存器描述
15.4.1 RTC控制寄存器高位(RTC_CRH)
15.4.2 RTC控制寄存器低位(RTC_CRL)
15.4.3 RTC预分频装载寄存器(RTC_PRLH/RTC_PRLL)
RTC预分频装载寄存器高位(RTC_PRLH)
RTC预分频装载寄存器低位(RTC_PRLL)
15.4.4 RTC预分频器余数寄存器(RTC_DIVH / RTC_DIVL)
RTC预分频器余数寄存器高位(RTC_DIVH)
RTC预分频器余数寄存器低位(RTC_DIVL)
15.4.5 RTC计数器寄存器 (RTC_CNTH / RTC_CNTL)
RTC计数器寄存器高位(RTC_CNTH)
RTC计数器寄存器低位(RTC_CNTL)
15.4.6 RTC闹钟寄存器(RTC_ALRH/RTC_ALRL)
RTC闹钟寄存器高位(RTC_ALRH)
RTC闹钟寄存器低位(RTC_ALRL)
15.4.7 RTC寄存器映像
16 独立看门狗(IWDG)
16.1 简介
16.2 IWDG主要性能
16.3 IWDG功能描述
16.3.1 硬件看门狗
16.3.2 寄存器访问保护
16.3.3 调试模式
16.4 IWDG寄存器描述
16.4.1 键寄存器(IWDG_KR)
16.4.2 预分频寄存器(IWDG_PR)
16.4.3 重装载寄存器(IWDG_RLR)
16.4.4 状态寄存器(IWDG_SR)
16.4.5 IWDG寄存器映像
17 窗口看门狗(WWDG)
17.1 WWDG简介
17.2 WWDG主要特性
17.3 WWDG功能描述
17.4 如何编写看门狗超时程序
17.5 调试模式
17.6 寄存器描述
17.6.1 控制寄存器(WWDG_CR)
17.6.2 配置寄存器(WWDG_CFR)
17.6.3 状态寄存器(WWDG_SR)
17.6.4 WWDG寄存器映像
18 灵活的静态存储器控制器(FSMC)
18.1 FSMC功能描述
18.2 框图
18.3 AHB接口
18.3.1 支持的存储器和操作
一般的操作规则
配置寄存器
18.4 外部设备地址映像
18.4.1 NOR和PSRAM地址映像
NOR闪存和PSRAM的非对齐访问支持
18.4.2 NAND和PC卡地址映像
18.5 NOR闪存和PSRAM控制器
18.5.1 外部存储器接口信号
NOR闪存，非复用接口
NOR闪存，复用接口
PSRAM
18.5.2 支持的存储器及其操作
18.5.3 时序规则
信号同步
18.5.4 NOR闪存和PSRAM时序图
异步静态存储器(NOR闪存和PSRAM)
模式1 —— SRAM/CRAM
模式A —— SRAM/PSRAM(CRAM) OE翻转
模式2/B —— NOR闪存
模式C —— NOR闪存 - OE翻转
模式D —— 带地址扩展的异步操作
复用模式 —— 地址/数据复用的NOR闪存异步操作
18.5.5 同步的成组读
数据延时与NOR闪存的延时
单次成组传输
等待管理
18.5.6 NOR闪存和PSRAM控制器寄存器
SRAM/NOR闪存片选控制寄存器 1…4 (FSMC_BCR1…4)
SRAM/NOR闪存片选时序寄存器 1…4 (FSMC_BTR1…4)
SRAM/NOR闪存写时序寄存器 1…4 (FSMC_BWTR1…4)
18.6 NAND闪存和PC卡控制器
18.6.1 外部存储器接口信号
8位NAND闪存
18.6.2 NAND闪存/PC卡支持的存储器及其操作
18.6.3 NAND闪存、ATA和PC卡时序图
18.6.4 NAND闪存操作
18.6.5 NAND闪存预等待功能
18.6.6 NAND闪存的纠错码ECC计算(NAND闪存)
18.6.7 NAND闪存和PC卡控制器寄存器
PC卡/NAND闪存控制寄存器 2..4 (FSMC_PCR2..4)
FIFO状态和中断寄存器 2..4 (FSMC_SR2..4)
通用存储空间时序寄存器 2..4 (FSMC_PMEM2..4)
属性存储空间时序寄存器 2..4 (FSMC_PATT2..4)
I/O空间时序寄存器4 (FSMC_PIO4)
ECC结果寄存器2/3 (FSMC_ECCR2/3)
18.7 FSMC寄存器地址映象
19 SDIO接口(SDIO)
19.1 SDIO主要功能
19.2 SDIO总线拓扑
19.3 SDIO功能描述
19.3.1 SDIO适配器
适配器寄存器模块
控制单元
命令通道
数据通道
数据通道状态机
数据FIFO
19.3.2 SDIO AHB接口
SDIO中断
SDIO/DMA接口：在SDIO和存储器之间数据传输的过程
19.4 卡功能描述
19.4.1 卡识别模式
19.4.2 卡复位
19.4.3 操作电压范围确认
19.4.4 卡识别过程
19.4.5 写数据块
19.4.6 读数据块
19.4.7 数据流操作，数据流写入和数据流读出(只适用于多媒体卡)
数据流写(只适用于多媒体卡)
数据流读(只适用于多媒体卡)
19.4.8 擦除：成组擦除和扇区擦除
19.4.9 宽总线选择和解除选择
19.4.10 保护管理
内部卡的写保护
机械写保护开关
密码保护
设置密码
复位密码
卡上锁
卡解锁
强制擦除
19.4.11 卡状态寄存器
19.4.12 SD状态寄存器
SIZE_OF_PROTECTED_AREA
SPEED_CLASS
PERFORMANCE_MOVE
AU_SIZE
ERASE_SIZE
ERASE_TIMEOUT
ERASE_OFFSET
19.4.13 SD I/O模式
SD I/O中断
SD I/O暂停和恢复
SD I/O读等待
19.4.14 命令与响应
应用相关命令和通用命令
命令类型
命令格式
多媒体卡/SD卡模块的命令
19.5 响应格式
19.5.1 R1(普通响应命令)
19.5.2 R1b
19.5.3 R2(CID、CSD寄存器)
19.5.4 R3(OCR寄存器)
19.5.5 R4(快速I/O)
19.5.6 R4b
19.5.7 R5(中断请求)
19.5.8 R6(中断请求)
19.6 SDIO I/O卡特定的操作
19.6.1 使用SDIO_D2信号线的SDIO I/O读等待操作
19.6.2 使用停止SDIO_CK的SDIO读等待操作
19.6.3 SDIO暂停/恢复操作
19.6.4 SDIO中断
19.7 CE-ATA特定操作
19.7.1 命令完成指示关闭
19.7.2 命令完成指示使能
19.7.3 CE-ATA中断
19.7.4 中止CMD61
19.8 硬件流控制
19.9 SDIO寄存器
19.9.1 SDIO电源控制寄存器(SDIO_POWER)
19.9.2 SDIO时钟控制寄存器(SDIO_CLKCR)
19.9.3 SDIO参数寄存器(SDIO_ARG)
19.9.4 SDIO命令寄存器(SDIO_CMD)
19.9.5 SDIO命令响应寄存器(SDIO_RESPCMD)
19.9.6 SDIO响应1..4寄存器(SDIO_RESPx)
19.9.7 SDIO数据定时器寄存器(SDIO_DTIMER)
19.9.8 SDIO数据长度寄存器(SDIO_DLEN)
19.9.9 SDIO数据控制寄存器(SDIO_DCTRL)
19.9.10 SDIO数据计数器寄存器(SDIO_DCOUNT)
19.9.11 SDIO状态寄存器(SDIO_STA)
19.9.12 SDIO清除中断寄存器(SDIO_ICR)
19.9.13 SDIO中断屏蔽寄存器(SDIO_MASK)
19.9.14 SDIO FIFO计数器寄存器(SDIO_FIFOCNT)
19.9.15 SDIO数据FIFO寄存器(SDIO_FIFO)
19.9.16 SDIO寄存器映像
20 USB全速设备接口(USB)
20.1 USB简介
20.2 USB主要特征
20.3 USB功能描述
20.3.1 USB功能模块描述
20.4 编程中需要考虑的问题
20.4.1 通用USB设备编程
20.4.2 系统复位和上电复位
USB复位(RESET中断)
分组缓冲区的结构和用途
端点初始化
IN分组(用于数据发送)
OUT分组和SETUP分组(用于数据接收)
控制传输
20.4.3 双缓冲端点
20.4.4 同步传输
20.4.5 挂起/恢复事件
20.5 USB寄存器描述
20.5.1 通用寄存器
USB控制寄存器(USB_CNTR)
USB中断状态寄存器(USB_ISTR)
USB帧编号寄存器(USB_FNR)
USB设备地址寄存器(USB_DADDR)
USB分组缓冲区描述表地址寄存器(USB_BTABLE)
20.5.2 端点寄存器
USB 端点n寄存器(USB_EPnR), n=[0..7]
20.5.3 缓冲区描述表
发送缓冲区地址寄存器 n(USB_ADDRn_TX)
发送数据字节数寄存器 n(USB_COUNTn_TX)
接收缓冲区地址寄存器 n(USB_ADDRn_RX)
接收数据字节数寄存器 n(USB_COUNTn_RX)
20.5.4 USB寄存器映像
21 控制器局域网(bxCAN)
21.1 bxCAN简介
21.2 bxCAN主要特点
发送
接收
时间触发通信模式
管理
21.2.1 总体描述
CAN 2.0B内核
控制、状态和配置寄存器
发送邮箱
接收过滤器
接收FIFO
21.3 bxCAN工作模式
21.3.1 初始化模式
21.3.2 正常模式
21.3.3 睡眠模式(低功耗)
21.3.4 测试模式
21.3.5 静默模式
21.3.6 环回模式
21.3.7 环回静默模式
21.4 bxCAN功能描述
21.4.1 发送处理
发送优先级
中止
禁止自动重传模式
21.4.2 时间触发通信模式
21.4.3 接收管理
有效报文
FIFO管理
溢出
接收相关的中断
21.4.4 标识符过滤
可变的位宽
屏蔽位模式
标识符列表模式
过滤器组位宽和模式的设置
过滤器匹配序号
过滤器优先级规则
21.4.5 报文存储
发送邮箱
接收邮箱（FIFO）
21.4.6 出错管理
离线恢复
21.4.7 位时间特性
21.5 bxCAN中断
21.6 CAN 寄存器描述
21.6.1 寄存器访问保护
21.6.2 控制和状态寄存器
CAN主控制寄存器 (CAN_MCR)
CAN主状态寄存器 (CAN_MSR)
CAN发送状态寄存器 (CAN_TSR)
CAN接收FIFO 0寄存器 (CAN_RF0R)
CAN接收FIFO 1寄存器(CAN_RF1R)
CAN中断允许寄存器 (CAN_IER)
CAN错误状态寄存器 (CAN_ESR)
CAN位时间特性寄存器 (CAN_BTR)
21.6.3 邮箱寄存器
发送邮箱标识符寄存器 (CAN_TIxR) (x=0..2)
发送邮箱数据长度和时间戳寄存器 (CAN_TDTxR) (x=0..2)
发送邮箱低字节数据寄存器 (CAN_TDLxR) (x=0..2)
发送邮箱高字节数据寄存器 (CAN_TDHxR) (x=0..2)
接收FIFO邮箱标识符寄存器 (CAN_RIxR) (x=0..1)
接收FIFO邮箱数据长度和时间戳寄存器 (CAN_RDTxR) (x=0..1)
接收FIFO邮箱低字节数据寄存器 (CAN_RDLxR) (x=0..1)
接收FIFO邮箱高字节数据寄存器 (CAN_RDHxR) (x=0..1)
21.6.4 CAN过滤器寄存器
CAN 过滤器主控寄存器 (CAN_FMR)
CAN 过滤器模式寄存器 (CAN_FM1R)
CAN 过滤器位宽寄存器 (CAN_FS1R)
CAN 过滤器FIFO关联寄存器 (CAN_FFA1R)
CAN 过滤器激活寄存器 (CAN_FA1R)
CAN 过滤器组x寄存器 (CAN_FiRx) (i＝0..13，x=1..2)
21.6.5 bxCAN寄存器列表
22 串行外设接口(SPI)
22.1 SPI简介
22.2 SPI和I2S主要特征
22.2.1 SPI特征
22.2.2 I2S功能
22.3 SPI功能描述
22.3.1 概述
从选择(NSS)脚管理
时钟信号的相位和极性
数据帧格式
22.3.2 SPI从模式
配置步骤
数据发送过程
数据接收过程
22.3.3 SPI主模式
配置步骤
数据发送过程
数据接收过程
22.3.4 单工通信
1条时钟线和1条双向数据线
1条时钟和1条数据线(双工模式下只读方式)
22.3.5 状态标志
忙(Busy)标志
发送缓冲器空闲标志(TXE)
接收缓冲器非空(RXNE)
22.3.6 CRC计算
22.3.7 利用DMA的SPI通信
带CRC的DMA功能
22.3.8 错误标志
主模式错误(MODF)
溢出错误
CRC 错误
22.3.9 关闭SPI
22.3.10 SPI中断
22.4 I2S功能描述
22.4.1 I2S功能描述
22.4.2 支持的音频协议
I2S飞利浦标准
MSB对齐标准
LSB对齐标准
PCM标准
22.4.3 时钟发生器
22.4.4 I2S主模式
流程
发送流程
接收流程
22.4.5 I2S从模式
发送流程
接收流程
22.4.6 状态标志位
忙标志位(BSY)
发送缓存空标志位(TXE)
接收缓存非空标志位(RXNE)
声道标志位(CHSIDE)
22.4.7 错误标志位
下溢标志位(UDR)
上溢标志位(OVR)
22.4.8 I2S中断
22.4.9 DMA功能
22.5 SPI和I2S寄存器描述
22.5.1 SPI控制寄存器1(SPI_CR1)(I2S模式下不使用)
22.5.2 SPI控制寄存器2(SPI_CR2)
22.5.3 SPI 状态寄存器(SPI_SR)
22.5.4 SPI 数据寄存器(SPI_DR)
22.5.5 SPI CRC多项式寄存器(SPI_CRCPR)
22.5.6 SPI Rx CRC寄存器(SPI_RXCRCR)
22.5.7 SPI Tx CRC寄存器(SPI_TXCRCR)
22.5.8 SPI_I2S配置寄存器(SPI_I2S_CFGR)
22.5.9 SPI_I2S预分频寄存器(SPI_I2SPR)
22.5.10 SPI 寄存器地址映象
23 I2C接口
23.1 I2C简介
23.2 I2C主要特点
23.3 I2C功能描述
23.3.1 模式选择
通信流
23.3.2 I2C从模式
从发送器
从接收器
关闭从通信
23.3.3 I2C主模式
起始条件
从地址的发送
主发送器
关闭通信
主接收器
关闭通信
23.3.4 错误条件
总线错误(BERR)
应答错误(AF)
仲裁丢失(ARLO)
过载/欠载错误(OVR)
23.3.5 SDA/SCL线控制
23.3.6 SMBus
介绍
SMBus和I2C之间的相似点
SMBus和I2C之间的不同点
SMBus应用用途
设备标识
总线协议
地址解析协议(ARP)
唯一的设备标识符(UDID)
SMBus提醒模式
超时错误
如何使用SMBus模式的接口
23.3.7 DMA请求
利用DMA发送
利用DMA接收
23.3.8 包错误校验(PEC)
23.4 I2C中断请求
23.5 I2C调试模式
23.6 I2C寄存器描述
23.6.1 控制寄存器1(I2C_CR1)
23.6.2 控制寄存器2(I2C_CR2)
23.6.3 自身地址寄存器1(I2C_OAR1)
23.6.4 自身地址寄存器2(I2C_OAR2)
23.6.5 数据寄存器(I2C_DR)
23.6.6 状态寄存器1(I2C_SR1)
23.6.7 状态寄存器2 (I2C_SR2)
23.6.8 时钟控制寄存器(I2C_CCR)
23.6.9 TRISE寄存器(I2C_TRISE)
23.6.10 I2C寄存器地址映象
24 通用同步异步收发器(USART)
24.1 USART介绍
24.2 USART主要特性
24.3 USART功能概述
24.3.1 USART 特性描述
24.3.2 发送器
字符发送
可配置的停止位
单字节通信
断开符号
空闲符号
24.3.3 接收器
起始位侦测
字符接收
断开符号
空闲符号
溢出错误
噪音错误
帧错误
接收期间的可配置的停止位
24.3.4 分数波特率的产生
如何从USART_BRR寄存器值得到USARTDIV
24.3.5 多处理器通信
空闲总线检测(WAKE=0)
地址标记(address mark)检测(WAKE=1)
24.3.6 校验控制
24.3.7 LIN(局域互联网)模式
LIN发送
LIN接收
24.3.8 USART 同步模式
24.3.9 单线半双工通信
24.3.10 智能卡
24.3.11 IrDA SIR ENDEC 功能块
IrDA低功耗模式
24.3.12 利用DMA连续通信
利用DMA发送
利用DMA接收
多缓冲器通信中的错误标志和中断产生
24.3.13 硬件流控制
RTS流控制
CTS流控制
24.4 USART中断请求
24.5 USART模式配置
24.6 USART寄存器描述
24.6.1 状态寄存器(USART_SR)
24.6.2 数据寄存器(USART_DR)
24.6.3 波特比率寄存器(USART_BRR)
24.6.4 控制寄存器1(USART_CR1)
24.6.5 控制寄存器2(USART_CR2)
24.6.6 控制寄存器3(USART_CR3)
24.6.7 保护时间和预分频寄存器(USART_GTPR)
24.6.8 USART寄存器地址映象
25 器件电子签名
25.1 存储器容量寄存器
25.1.1 闪存容量寄存器
25.2 产品唯一身份标识寄存器(96位)
基地址：0x1FFF F7E8
26 调试支持(DBG)
26.1 概况
26.2 ARM参考文献
26.3 SWJ调试端口(serial wire and JTAG)
26.3.1 JTAG-DP和SW-DP切换的机制
26.4 引脚分布和调试端口脚
26.4.1 SWJ调试端口脚
26.4.2 灵活的SWJ-DP脚分配
26.4.3 JTAG脚上的内部上拉和下拉
26.4.4 利用串行接口并释放不用的调试脚作为普通I/O口
26.5 STM32F10xxx JTAG TAP 连接
26.6 ID 代码和锁定机制
26.6.1 微控制器设备ID编码
DBGMCU_IDCODE
26.6.2 边界扫描TAP
JTAG ID编码
26.6.3 Cortex-M3 TAP
26.6.4 Cortex-M3 JEDEC-106 ID代码
26.7 JTAG调试端口
26.8 SW调试端口
26.8.1 SW协议介绍
26.8.2 SW协议序列
26.8.3 SW-DP状态机(Reset, idle states, ID code)
26.8.4 DP和AP读/写访问
26.8.5 SW-DP寄存器
26.8.6 SW-AP寄存器
26.9 对于JTAG-DP或SWDP都有效的AHB-AP (AHB 访问端口)
功能：
26.10 内核调试
26.11 调试器主机在系统复位下的连接能力
26.12 FPB (Flash patch breakpoint)
26.13 DWT(data watchpoint trigger)
26.14 ITM (instrumentation trace macrocell)
26.14.1 概述
26.14.2 时间戳包，同步和溢出包
关于配置的例子：
26.15 MCU调试模块(MCUDBG)
26.15.1 低功耗模式的调试支持
26.15.2 支持定时器、看门狗、bxCAN和I2C的调试
26.15.3 调试MCU配置寄存器
26.16 TPIU (trace port interface unit)
26.16.1 导言
26.16.2 跟踪引脚分配
TPUI跟踪引脚分配
26.16.3 TPUI格式器
26.16.4 TPUI帧异步包
26.16.5 同步帧包的发送
26.16.6 同步模式
26.16.7 异步模式
26.16.8 TRACECLKIN在STM32F10xxx内部的连接
26.16.9 TPIU寄存器
26.16.10 配置的例子
26.17 DBG寄存器地址映象
【资料预览】STM32F10xxx参考手册 参考手册 小，中和大容量的 STM32F101xx, STM32F102xx 和 STM32F103xx ARM 内核 32 位高性能微控制器 导言 本参考手册针对应用开发，提供关于如何使用小容量、中容量和大容量的STM32F101xx、 STM32F102xx或者STM32F103xx微控制器的存储器和外设的详细信息。在本参考手册中 STM32F101xx、STM32F102xx和STM32F103xx被统称为STM32F10xxx。 STM32F10xxx系列拥有不同的存储器容量，封装和外设配置。 关于订货编号、电气和物理性能参数，请参考STM32F101xx、STM32F102xx和STM32F103xx 的数据手册。 关于芯片内部闪存的编程，擦除和保护操作，请参考STM32F10xxx闪存编程手册。 关于ARM Cortex™-M3内核的具体信息，请参考Cortex™-M3技术参考手册。 相关文档 ● Cortex™-M3技术参考手册，可按下述链接下载： http://infocenter.arm.com/help/topic/com.arm.doc.ddi0337e/DDI0337E_cortex_m3_r1p1_trm.pdf 下述文档可在ST网站下载(http://www.st.com/mcu/)： ● STM32F101xx、STM32F102xx和STM32F103xx的数据手册。 ● STM32F10xxx闪存编程手册。 * 感谢南京万利提供原始翻译文档 参照2008年12月 RM0008 Reference Manual 英文第7版 本译文仅供参考，如有翻译错误，请以英文原稿为准。请读者随时注意在ST网站下载更新版本
